
# CPU 8088

die PC- Baugrappe für den NDR- Computer



# (C) 1988 Graf Elektronik Systeme GmbH

Sämtliche Rechte - besonders das Übersetztungsrecht - an Text und Bildern vorbehalten. Fotomechanische Vervielfältigungen nur mit Genehmigung des Verlages. Jeder Nachdruck, auch auszugsweise, und jede Wiedergabe der Abbildungen, auch in verändertem Zustand, sind verboten.

# Wichtiger Hinweis

Die in diesem Buch wiedergegebenen Schaltungen und Verfahren werden ohne Rücksicht auf die Patentlage mitgeteilt. Sie sind ausschließlich für Amateur- und Lehrzwecke bestimmt und dürfen nicht gewerblich genutzt werden.

Alle Schaltungen und technischen Angaben in diesem Handbuch wurden von dem Autor mit größter Sorgfalt erarbeitet bzw. zusammengestellt und unter Einschaltung von wirksamen Kontrollmaßnahmen reproduziert. Trotzdem sind Fehler nicht ganz auszuschließen. Der Lizenzinhaber und der Autor sehen sich deshalb gezwungen, darauf hinzuweisen, daß sie weder Garantie noch die juristische Verantwortung oder irgendeine Haftung für Folgen, die auf fehlerhafte Angaben zurückzuführen sind, übernehmen.

#### 1.Ausgabe

Text: Klaus Bischof, Kempten GES

Gestaltung und Layout: Wolfgang Fink, Kempten GES Druck und Bindung: Druckerei Rieder, Kempten

Bestellnr.: 11267

Erstellt mit "MicrosoftWord" und "PageMaker" auf einem mc-modular-AT/386



Inhaltsverzeichnis	Seite
1.0 Einführung	6
1.1 Zum NDR-Computer	6
1.2 Entwicklung der CPU8088	7
1.3 Wie setzt man die CPU8088 ein	10
2.0 Technische Daten	12 .
3.0 Prinzipbeschreibung	13
3.1 Blockschaltbild	13
3.2 Beschreibung des Blockschaltbildes 3.2.1 Die CPU 3.2.2 Der Coprozessor 3.2.3 Der "Adreßdemultiplex" 3.2.4 Der Bus-Controller 3.2.5 Die Speicher 3.2.6 Der Interrupt-Contoller 3.2.7 Timer 3.2.8 Die RESET- und Taktlogik 3.2.9 Die WAIT-Logik 3.2.10 Die Ein/Ausgabe 3.2.11 Der Keyboard-Controller 3.2.12 Die Select-Logik 3.2.13 Die Busanpassung	14 14 14 14 15 15 15 16 16 16 16
4.0 Aufbauanleitung	18
4.1 CMOS-Warnung 4.2 Stückliste	18 18
4.3 Aufbau Schritt für Schritt	22



5.0	Testanleitung	25
5.1	Erste Prüfung ohne IC 's	25
5.2	Test im System	26
	5.2.1 Startkonfiguration	26
	5.2.2 Zum ersten Mal Einschalten	26
	5.2.3 Vorbereitungen für MS-DOS	26
5.4	Jumpereinstellungen	27
6.0	Anweisungen zur Fehlersuche	29
7.0	Schaltungsbeschreibung	31
7.1	Der Prozessor	31
7.2	Die Statussignale	31
7.3	Der Coprozessor	32
7.4	Die Reset- und Taktlogik	32
	7.4.1 Der Takt	33
	7.4.2 Die Reset-Logik	33
	7.4.3 Das READY-Signal	33
	7.4.4 Das WAIT-Signal	33
7.5	Der Bus-Contoller	34
7.6	Der Daten- und Adressenmultiplex	35
7.7	Der Decodier-/Select-Logik	35
	7.7.1 Die Select-Signale	35
	7.7.2 Die Portadressen	36
	7.7.3 Die Decodierung der Speicherbereiche	37
7.8	Der Interrupt-Controller	38
	7.8.1 Der Ablauf eines Interrupts	38
	7 9 2 Die Beschaltung	30

	GRAF
	computer
7.9 Der Timer	39
7.10 Die WAIT-Logik	41
7.11 Die Busanpassung	41
7.12 Die Adreßpuffer	42
7.13 Der Keyboard-Controller	42
7.13.1 Die parallele Ein/Ausgabe	· 42
7.13.2 Das Einlesen eines Zeichens	44
8.0 Anwendungen	46
8.1 Anwendung als Systembaugruppe	46
8.2 Anwendung als Single Board Computer (SBC)	46
9.0 Kritik, Verbesserungen	47
9.1 Verbesserungsvorschläge	47
9.2 Updates zum BIOS	47
9.3 Kritik	47
10.0 Bauelemente	48
10.1 TTL Baustein	48
10.1.1 74 LS 245	48
10.1.2 74 LS 322	49
10.1.3 74 LS 373	50
10.2 PALs	51
10.2.1 PAL1	51
10.2.2 PAL2	52
10.2.3 PAL3	53
10.2.4 PAL4	54
10.2.5 PAL5	55

# GRAF

10.3 Bausteine der Intel-82xx-Reihe	56
10.3.1 8253	56
10.3.2 8255	56
10.3.3 8259	58
10.3.4 8284	59
10.3.5 8288	60
10.4 Prozessor 8088	61
10.5 EPROM, RAM	87
10.5.1 27128	87
10.5.2 84256	88
Anhang A: Schaltplan	89
Anhang B: Layout Bestückungsseite mit Bestückungsaufdruck	90
Anhang C: Layout Bestückungsseite	91
Anhang D: Layout Lötseite	92
Belegung der NDR-ASCII Tastatur beim CPU8088 BIOS	93
1. Standardebene	94
2. Zweite Ebene	
(vor jedem Zeichen CTRL "Klammeraffe" drücken)	95
Erläuterungen zum RIOS VI 3	06

# 1. Einführung

# 1.1 Zum NDR-Computer

Der NDR-Computer wird in der Fernsehserie "Rechner modular" aufgebaut, erklärt und in Betrieb genommen. Diese Serie wird vom Norddeutschen Rundfunk, vom Sender Freies Berlin, vom Bayerischen Fernsehen und von Radio Bremen ausgestrahlt. Der NDR-Computer wurde für diese Sendereihe entwickelt. Von Anfang an wurde bei diesem Computer das modulare Konzept in den Vordergrund gestellt. Mittlerweile laufen auf dem NDR-Computer nicht weniger als sechs CPUs und fünf Betriebssysteme. Kein anderes Computersystem kann eine solche Universalität aufweisen. Nähere Angaben zum modularen Konzept und zu den verfügbaren Baugruppen zum NDR-Computer finden Sie in unserem Farbkatalog mit über 200 Seiten.

Zur Serie gibt es einige Begleitmaterialien, daher ist es nicht unbedingt notwendig, die Fernsehserie gesehen zu haben, um den NDR-Computer zu bauen und zu begreifen:

- Buch: Rolf-Dieter Klein,

"Rechner modular"

ISBN 3-7723-8721-7, DM 68,-

erschienen im Franzis-Verlag, München

Bestellnummer: 10 991

- Sonderhefte der Zeitschrift "mc":

"Mikrocomputer Schritt für Schritt"

Bestellnummer: 10 399

"Mikrocomputer Schritt für Schritt Teil 2"

Bestellnummer: 10 398

- Zeitschriften: "mc" und "ELO" des Franzis-Verlags

- Zeitschrift: "LOOP" der Finna Graf Elektronik Systeme GmbH

Die Zeitschrift LOOP ist eine Kundenzeitschrift und enthält Neuerungen, Änderungen, Tips und Tricks, Software usw. zum

NDR-Computer und auch speziell zu dieser Baugruppe.

Viedeokassetten:

lizensierte Original-Kassetten für den privaten Gebrauch. Auf diesen Kassetten sind die 26 Folgen der Fernsehserie enthalten.

System:

VHS zwei Kassetten Bestell Nr.: 10 439 VIDEO 2000 Bestell Nr.:10 438

# 1.2 Entwicklung der CPU8088

Bei der Entwicklung der CPU8088 war uns von Anfang an klar, daß diese nur dann sinnvoll ist, wenn der NDR-Computer damit kompatibel zum IBM-PC wird. Doch dies schien noch vor einigen Jahren ein Ding der Unmöglichkeit. Viele Hersteller bemühten sich damals den IBM-PC möglichst mit identischer Hardware nachzubauen. Dies war natürlich für den NDR-Computer nicht möglich.

Hier wäre das modulare Konzept des NDR-Computers in einer Sackgasse gelandet.

Mit diesem Zustand waren wir natürlich nicht zufrieden und stellten Überlegungen an, wie die Baugruppen des NDR-Computers weiter verwendet werden könnten und der NDR-Computer dennoch IBM-kompatibel gebaut werden könnte.

#### Wir haben es geschafft!

Wir haben uns überlegt, was ein PC unbedingt benötigt, und was durch das BIOS (das Betriebsprogramm eines IBM-Rechners) anpaßbar wäre. Bei den Schnittstellen für Graphik, Festplatte, Laufwerke und Speichern konnten wir durch "jonglieren" auf die hardwarekompatiblen Bausteine verzichten. Nicht so bei den Bausteinen für Interrupt, Timer, Parallelbaustein und DMA. Diese Bausteine mußten möglichst auch beim NDR-Computer verwendet werden, d.h. die entsprechenden Bausteine müssen direkt auf die CPU-Karte oder auf einer neuen Karte untergebracht werden. Diese komplette Schaltung mit allen Bausteinen war nicht unterzubringen. Eine Lösung mit zwei Karten erschien indiskutabel und ist viel zu teuer. Also begannen wir die Karte zu optimieren. Dabei legten wir zuerst den DMA auf Eis. Dieser wird nämlich nur beim Festplattencontroller benutzt, wird aber nicht unbedingt benötigt. Selbst mit dieser Lösung war die Schaltung noch nicht auf einer Europakarte unterzubringen. Eine weitere Möglichkeit in einer solchen Situation ist eine höhere Integrationsdichte. Es gibt natürlich Gate-Array's, in denen die Bausteine, die für einen PC benötigt werden, alle integriert sind. Diese Gate-Array's haben allerdings bis zu 100 Pins und mehr und sind daher nicht zum Selbstbau geeignet. Außerdem sind diese Mammutchips nur

schwer zu durchschauen und widersprechen eigentlich dem einfachen modularen Konzept des NDR-Computers.

Wir haben uns deshalb darauf beschränkt, die meisten TTL-Bausteine in 5 PALs zusammen zu fassen und haben damit wieder einige Bausteine gespart. Doch damit noch nicht genug. Die Europakarte war immer noch so voll, daß wir einen weiteren Kompromiß eingehen mußten. Dieser Kompromiß fiel uns besonders schwer, da wir immer darauf geachtet haben, daß sämtliche unserer Baugruppen in der GES Norm gefertigt werden. Bei dieser Baugruppe mußten wir darauf verzichten, d.h. die Baugruppe wird nur für den NDR-Bus, nicht für den ECB-Bus geliefert werden können. Aber damit war es möglich, auf einer Karte alle nötigen Teile unterzubringen.

# Die Anpassung steckt im BIOS

Die Anpassung der gängigen NDR Standardbaugruppen, wie GDP64, FLO3 oder KEY steckt im BIOS der CPU8088. Nun kurz noch einige Anmerkungen zum BIOS allgemein. BIOS steht für "Basic Input Output System" und stellt die Schnittstelle zwischen dem Betriebssystem (hier MS-DOS) und der Hardware dar. Um das etwas näher zu erläutern, sei hier ein kleines Beispiel angeführt: Ein Anwenderprogramm verlangt, daß ein Punkt auf den Bildschirm geschrieben wird. Dabei könnte jetzt an dieser Stelle des Anwenderprogrammes direkt die Hardware angesprochen werden. Dies hätte allerdings zwei gewaltige Nachteile: Zum Ersten müssen Sie immer dieselbe Hardware verwenden, und zum Zweiten müßte der Programmierer genaue Hardwarekenntnisse haben, ganz abgesehen vom Programmieraufwand. Aus diesem Grund gibt es die BIOS (Programm-)Schnittstelle für den Befehl "Punkt auf der Graphikkarte setzten". Im BIOS steht dann an dieser Stelle die Routine, die die Graphikkarte direkt anspricht.

Für die GDP heißt dies nun, daß in unserem BIOS für die entsprechenden Befehle die Hardwaretreiber für die GDP64 stehen. Sind nun die Anwenderprogramme "sauber" geschrieben (über die BIOS Schnittstelle), so laufen die Programme, die auf einem kompatiblen PC laufen, auch auf dem NDR-Rechner mit der CPU8088 und der GDP64. Dasselbe gilt nun für die Baugruppen FLO3 und KEY, bzw. FLO2 und KEY2. Dies ist bei den meisten Programmen, die wir bisher getestet haben, auch gewährleistet. Problematisch sind allerdings die parallele und serielle Schnittstelle. Bei Einoder Ausgaben auf diese beiden Schnittstellen greifen doch mehrere Programme direkt auf die Hardware zu. Dies ist sicherlich noch eine Unsitte aus der Zeit des "Protectionismus", womit versucht wurde, Software nur auf original IBM-PCs zum Laufen zu bringen. Mittlerweile hat sich ja gezeigt, daß diese Rechnung nicht aufging, aber diese "Unsitte" ist nicht mehr auszumerzen. Aus diesem Grund haben wir diese Schnittstellen mithilfe einer Buskopplung (NDR-PC-Bus) unterstützt (billige serielle und parallele Schnittstellen für den PC Bus). Andererseits ist unsere CENT2 und unsere SER im BIOS angepaßt.



Außerdem werden wir im BIOS noch folgende Zusatzhardware unterstützen:

- SMART Watch (nach dem Booten wird die aktuelle Zeit im DOS eingetragen).

 Festplätte: Hier unterstittzen wir eine Standardfestplätte (Seagate 225) mit dem OMTI-Controller 5520B

Ein Nachteil der GDP beim Betrieb mit der CPU8088 sei nicht verschwiegen: Die GDP unterstützt nicht den vollen IBM-Zeichensatz. Da wir aber kompatibel bleiben wollten, werden nun die IBM-Zeichen einzeln durch das BIOS "gezeichnet". Nur kostet das Zeit.

Für diejenigen, die sich mit der Geschwindigkeit der GDP nicht anfreunden können, werden wir mit der Buskopplung NDR PC-Bus auch eine Hercules, EGA, CGA oder VGA Karte unterstützen. Wer mit der KEY und der ASCII-Tastatur nicht klar kommt, oder unbedingt eine MF II Tastatur haben möchte, kann diese direkt an der CPU8088 anschließen. Diese Tastatur wird dann vom BIOS erkannt.

Hier noch einmal zusammengefaßt eine Liste der vom BIOS unterstützten PC-Baugruppen:

Graphikkarten: MGA (Monochrom Graphik Adapter)

Hercules Karte

CGA (Colour Graphik Adapter)

EGA (Enhanced Graphik Adapter)

VGA (Video Graphics Adapter)

Festplatten: OMTI 5520 (Adapter für gängige Festplattenlauf-

werke)

- Sonstige: Parallele Schnittstelle (Centronics)

Serielle Schnittstelle

Wie Sie sicher jetzt erkannt haben, gibt es zahlreiche Möglichkeiten mit dem NDR-Computer PC-kompatibel zu werden. Die einfachste ist sicher, nur die CPU zu wechseln. Aber es gibt auch Möglichkeiten, sich seinen NDR-PC bis zur Festplatte aufzurüsten und dies zu einem relativ günstigen Preis.

Wir hoffen Ihnen hier die Tragweite dieser Entwicklung etwas näher gebracht zu haben, und Ihnen auch einen Überblick über die Möglichkeiten des NDR-Rechner auf PC-Basis gegeben zu haben.

#### 1.3 Wie setzt man die CPU8088 ein

Bisher war es relativ schwierig, den NDR-Computer wirklich IBM- und damit MS-DOS kompatibel zu machen. Mit der neuen CPU8088 ist es jetzt ganz einfach, mit dem Betriebssystem MS-DOS zu arbeiten:

Die CPU, mit der bisher gearbeitet wurde, einfach herausnehmen, die Neue reinstekken und damit ist eigentlich alles Wesentliche getan. Alle Baugruppen, die vorher verwendet wurden, funktionieren noch immer und sogar mit dem alten NDR-Laufwerk ist es jetzt möglich, IBM-Format zu lesen.

Für die Zukunft wird es weitere Möglichkeiten der Systemkonfiguration geben: Über die Buskopplung NDR-IBM wird mit Hilfe des OMTI-Controller 5520B eine Festplatte unterstützt. Ebenfalls über die Buskopplung sollen parallele und serielle PC-Schnittstellen, sowie PC-Graphikkarten unterstützt werden. Die Erkennung, welche Karten im System stecken, wird das System (BIOS) selbst durchführen. Unten sehen Sie drei Möglichkeiten der Systemkonfiguration.




Abb.: Grundkonfiguration NDR mit CPU8088





Abb.: mögliche Konfiguration NDR CPU8088



#### 2. Technische Daten

- CPU8088-1 = 8088 CPU mit 10 MHz (auch NEC V20)
- Sockel für 8087-1 vorgesehen
- 3 Timer 8253
- Interruptcontroller 8259
   Taktgenerator und RESET-Baustein 8284-1 (10 MHz)
- Buscontroller 8288
- paralleler Schnittstellen-Baustein 8255
- Keyboard-Controller für PC-Tastatur
- Speaker Ausgang (8 Ohm Lautsprecher)
- WAIT-Logik
- 8K ROM (BIOS), max. 32K ROM
- 32K RAM
- BIOS unterstützt IBM monochrom Zeichensatz (Pseudographik)
- BUS: NDR-Bus
- Stromaufnahme +5V: 700mA
- Leiterplattenformat: 100 x 160

# Sämtliche Karten des NDR-Computers können verwendet werden:

GDP64k KEY mit paralleler Tastatur ROA64, RAM64/256, ROA256/1M FLO3 mit TEAC-Laufwerken (FD55F..) sämtliche I/O Karten

Benchmarks:

Nortonfaktor 3.4

Landmark Test:


CPU Speed entspricht der eines AT's bei 3,6 MHz

Landmark Faktor im Vergleich zum IBM PC (4.77 MHz): 1.8



# 3. Prinzipbeschreibung

# 3.1 Blockschaltbild



# 3.2 Beschreibung des Blockschaltbildes

Die Schaltung der CPU8088 ist relativ komplex und dementsprechend undurchsichtig. Aus diesem Grund ist ein übersichtliches Blockschaltbild unerläßlich. Selbst das Blockschaltbild ist noch relativ voll, aber es läßt sich leider nicht mehr vereinfachen, ohne dabei ins Triviale und Nichtssagende zu verfallen.

#### 3.2.1 Die CPU

Die 8088 CPU ist das Herz der Baugruppe und des Rechners. Sie kommt entweder von INTEL und ist mit 8088-1 (10 MHz) bezeichnet, oder sie kommt von NEC und trägt die Aufschrift V20-10MHz. Die CPU steuert sämtliche Vorgänge im Rechner (Verwaltung der Speicher und Ein/Ausgabe Einheiten, Ablauf von Programmen, Rechenarbeit...).

Der Prozessor 8088 ist ein 8-Bit-Prozessor mit interner 16-Bit-Architektur. Der Prozessor ist softwarekompatibel zum 8086 und kann 1 MByte direkt adressieren. Nähere Angaben zur 8088 CPU siehe unter 10.2 Datenblatt 8088 CPU.

## 3.2.2 Der Coprozessor

Der 8087 ist ein Mathematik Coprozessor, der standardmäßig nicht im Lieferumfang eines PC's enthalten ist. Deshalb haben auch wir darauf verzichtet, den 8087, der doch relativ teuer ist, standardmäßig mitzuliefern. Bei Software-Problemen mit vielen mathematischen Gleichungen bringt der 8087 allerdings einen großen Zeitgewinn, da der Prozessor mathematische Funktionen direkt berechnet (Das heißt, dem Coprozessor wird nur ein Befehl übergeben und anschließend das Ergebnis abgeholt).

#### 3.2.3 Der "Adreßdemultiplex"

Der Block Adreßdemultiplex macht vom Prinzip her nichts anderes, als die gemultiplexten Adreß- und Datenleitung AD0 bis AD7 zu trennen. Am Ausgang sind dann nur noch die Adreßleitungen A0 bis A7 und zusätzlich A8 bis A19, die außerdem noch gepuffert werden. Die Steuerung dieses "Adreßdemultiplexers" wird vom Signal ALE (Adress Latch Enable) gesteuert, das der Bus-Controller 8288 erzeugt.

#### 3.2.4 Der Bus-Controller

Der BUS-Controller 8288 erzeugt aus den Prozessorsignalen S0, S1 und S2, die für den PC-Bus benötigten Signale:

-IOR	(Ein/Ausgabe lesen)
-IOW	(Ein/Ausgabe schreiben)
-MEMR	
-MEMW	(Speicher schreiben)
-DT/R	(Daten senden oder empfangen)
-DEN	(Daten Freigabe)
-ALE	(Adreßfreigabe und Zwischenspeicherung)
-INTA	(Quittieren eines Interrupts)

Diese Signale werden zum Ablauf von Speicher- und Ein/Ausgabe-Zugriffen, sowie zur Interruptabwicklung benötigt.

# 3.2.5 Die Speicher

An Speichern befinden sich auf der Baugruppe maximal 64KB, die sich in 32K ROM und 32 K RAM aufsplitten. Der ROM-Bereich wird in der Regel für das BIOS genutzt. Wer die Karte aber als Single Board Computer für irgendwelche Steuerungen verwenden will, kann hier natürlich auch sein eigenes EPROM stecken. Der RAM Bereich (statisches RAM 32K \* 8), dient als "Shadow RAM". Dieser Speicher simuliert eine Graphikkarte, die normalerweise bei einem PC auf diesem Speicherbereich liegt. Dadurch ist es möglich, im Hintergrund (Schattenspeicher) die Graphik aufzubauen und durch Vergleich mit dem GDP Speicher auf der GDP64 zu aktualisieren.

#### 3.2.6 Der Interrupt-Controller

Der Interrupt-Controller 8259 ist für die Abwicklung der Interrupts verantwortlich. Dieser Baustein stellt 8 Interrupt-Eingänge zur Verfügung. In unserer Schaltung sind nur 5 belegt:

Zeitgeber Tastatur Parallel-Drucker 2 Asynchron-Adapter

Wird nun ein Interrupt von einem dieser Geräte ausgelöst, so gelangt dieser zum 8259, der dann den Prozessorinterrupt aktiviert und auf das Quittierungssignal (INTA) wartet. Ist dieses aktiv, so wird der Interrupt-Vektor eingelesen und in die Interrupt-Routine verzweigt. Außerdem bietet der Baustein noch einige Extras, wie Prioritätsbehandlung, Kaskadierbarkeit ...

#### 3.2.7 Timer

Der Baustein 8253 oder 8254 (schnelle Version) beinhaltet 3 Timer, wobei bei unserer Schaltung nur zwei verwendet werden. Der erste Timer wird ausschließlich für die Systemuhr benutzt. Dabei wird ein Takt von 1,19 MHz angelegt und der Timer macht dann nichts anderes, als die Taktzyklen zu zählen und in bestimmten Zeitabständen einen Interrupt zu senden. Dabei wird dann bei jedem 18. Interrupt der Sekundenzähler um Eins erhöht. Der zweite Timer wird zur Synchronisation der seriellen Tastaturdaten verwendet.

# 3.2.8 Die RESET- und Taktlogik

Die RESET- und Taktlogik erzeugt zunächst einmal den Systemtakt für den Prozessor 8088 und den Coprozessor 8087. Dabei wird die Quarzfrequenz von 28,62 MHz durch drei geteilt, also 9,54 MHz. Außerdem wird über diesen Baustein auch der Takt für den Timer erzeugt. Dabei wird die Quarzfrequenz vom 8284 erst durch drei, dann durch zwei und anschließend mit zwei Flip-Flops noch zweimal durch zwei geteilt. Dadurch erhält man den Timertakt von 1,1925 MHz, der für die Systemuhr verwendet wird.

Zum Zweiten erzeugt dieser Baustein ein RESET-Signal aus einem analog erzeugten RESET (RC-Glied für Power on RESET und RESET-Taster). Dieses analog ansteigende Signal wird an den Eingang -RES (mit Schnitt-Trigger) angelegt und auf dem Ausgang RESET mit einer bestimmten Periodendauer an den Prozessor weitergeleitet.

Zum Dritten enthält der Baustein eine Logik zum Synchronisieren des READY-Signals. Dabei können zwei READY-Signale von außen angelegt werden, die dann mit dem Systemclock synchronisiert an den Prozessor weitergeleitet werden. Hier wird nur ein READY-Signal verwendet. Dieses READY-Signal wird von der WAIT-Logik erzeugt.

## 3.2.9 Die WAIT-Logik

Damit wären wir bereits bei der WAIT-Logik angelangt. Der Ausdruck WAIT hat bei den Computer-Anwendern einen negativen Beigeschmack, weil damit immer eine Verlangsamung des Rechners gemeint ist. Aus systemspezifischen Gründen sind aber WAITs bei bestimmten Zugriffen unerläßlich, um schnelle teure Bausteine zu sparen. Natürlich versucht man, WAITs nur dort einzubauen, wo sie am wenigsten Zeit kosten. Dies ist bei den Ein/Ausgaben der Fall, da auf diese Einheiten im Vergleich zu Speichern nur sehr selten zugegriffen wird. WAIT-States werden in unserer Schaltung bei Zugriffen auf den Timer, auf den Interrupt-Baustein und auf den parallelen Ein/Ausgabe-Baustein eingefügt. Außerdem natürlich auch, wenn vom NDR-Bus ein WAIT-Signal anliegt.

#### 3.2.10 Die Ein/Ausgabe

Der parallele Ein/Ausgabe-Baustein 8255 dient nur zum Einlesen der Tastatur, zur Steuerung des Ablaufs des Keyboard-Controllers, sowie zur Datenausgabe an den Lautsprecher.

#### 3.2.11 Der Keyboard-Controller

Der KEYBOARD-Controller auf der CPU8088 ist so ausgelegt, daß eine PC-Tastatur (auch MF-II Tastaturen, die auf PC- oder XT-Modus umschaltbar sind) angeschlossen werden kann. Dabei muß diese PC-Tastatur aber nicht verwendet werden, denn es funktioniert auch die KEY und daran die Tastaturen TAST1, TAST2 und TAST3. Das BIOS erkennt selbst welche Tastatur vorhanden ist. Die PC-Tastatur hat die höhere

Priorität, d.h. steckt die KEY aus Versehen im Rechner und ist eine PC-Tastatur an der CPU8088 angeschlossen, so wird die PC-Tastatur erkannt und verwendet. Eine PC-Tastatur bietet natürlich mehr Bedienungskomfort. Vor allem die Darstellung der Sonderzeichen und das Betätigen der Funktionstasten verlangt bei den bisherigen NDR-Tastaturen doch einige Klimmzüge, aber es können mit TAST1, TAST2 und TAST3 alle möglichen Zeichen dargestellt werden.

Nun zurück zum KEYBOARD-Controller: Dieser macht nichts Anderes, als die seriell ankommenden Zeichen in ein paralleles Format umzuwandeln. Diese parallelen Zeichen werden dann an den 8255 weitergegeben und eingelesen. Der Ablauf beim Einlesen eines Zeichens wird über Interrupt gesteuert. Das heißt, kommt ein Zeichen von der Tastatur, wird ein Interrupt ausgelöst, das Zeichen eingelesen und in einem Puffer abgelegt (Softwarepuffer). Sollte keine PC-Tastatur angeschlossen sein, sondern eine NDR-Tastatur, so verfügt auch diese über den Softwarepuffer. TAST1, TAST2 und TAST3 haben also bei Betrieb mit MS-DOS einen Zeichenpuffer (Größe des Zeichenpuffers im DOS definiert).

## 3.2.12 Die Select-Logik

Die Select-Logik wählt, wie der Name schon sagt, die einzelnen Speicher oder Ein/Ausgabe-Bausteine aus. Das heißt, liegt z.B. der ROM-Speicher von Adresse 0 bis 7FFFh, so wird, wenn eine Adresse in diesem Adreßraum angesprochen wird, dieser Baustein aktiviert (Chip-Select-Signal). Ebenso verhält es sich bei den Portadressen von Ein/Ausgabe Bausteinen. Diese Chip-Select Signale werden von der Select-Logik erzeugt.

#### 3.2.13 Die Busanpassung

Die Busanpassung zum NDR-Bus besteht im wesentlichen aus zwei Bausteinen. Zum Einen werden die Signale

-IOR, -IOW, -MEMR, -MEMW

auf die NDR-Bussignale

-RD, -WR, -IORQ, -MREQ

umgelegt und das RESET-Signal invertiert, zum Andern werden die Daten über einen bidirektionalen Bustreiber gepuffert und bei Zugriff auf externe Baugruppen (Speicher, Ein/Ausgabe) freigegeben.

Die Beschreibung des Blockschaltbildes wurde absichtlich etwas ausführlicher gehalten, um die einzelnen Blöcke etwas zu durchleuchten. Wollen Sie noch tiefer einsteigen, können Sie in der Schaltungsbeschreibung unter Kapitel 7 und in den Datenblätter unter Kapitel 10 Detailinformationen nachlesen.

# 4. Aufbauanleitung

# 4.1 CMOS-Warnung

CMOS-Bausteine sind hochempfindlich gegen elektrostatische Aufladung! Bewahren oder transportieren Sie CMOS-Bausteine nur auf dem leitenden Schaumstoff! Alle Pins müssen kurzgeschlossen sein.

Tip: Fassen Sie an ein geerdetes Teil (z.B. Heizung, Wasserleitung), bevor Sie einen Baustein berühren.


Bitte beachten Sie hierzu auch den Artikel "Schutzmaßnahmen für MOS-Schaltungen" in unserer Zeitschrift LOOP3.

# 4.2 Stückliste

1	11267	CPU8088H	CPU8088-Handbuch
1	61256	CPU8088P	CPU8088-Leiterplatte mit Lötstoplack und
			Bestückungsdruck
2	60183	SO14	IC Sockel 14 polig
1	60186	SO18	IC Sockel 18 polig
11	60187	SO20	IC Sockel 20 polig
3	60190	SO28	IC Sockel 28 polig
i	60188	SO24	IC Sockel 24 polig
3	60193	SO40	IC Sockel 40 polig
2	69167	74LS74	J9,10 D-Flip Flop mit Preset
1	60115	74LS245	J14 8-Bit Bus-Transceiver
i	61243	74LS322	J5 8-Bit Schiebereg, mit 'sign extend'
3	60125	74LS373	J15,17, 8-Bit D Register mit Tri-State Ausgängen
,	00123	7120515	J18
1	61242	8253	J3 Timerbaustein
i	61241	8255	J4 PIO
i	61240	8259	J8 Interrupt-Controller
i	61239	8284-1	J12 Clock Generator
i	61238	8288	J13 Buscontroller 8MHz
1	61257	2764	J6 BIOS-EPROM
1	11068	82256	J7 RAM 32KB, 120ns, stat.
1	61237	NEC V20	J2 CPU 8088-kompatibel
1	61269	PAL16L8	J19 PAL1
ı	01409	しいかしのいり	JIZ IAGI

1	61256	PAL	16L8	J16	PAL2
1	61270	PAL	16L8	J21	PAL3
1	61271	GAL	16L8	J11	PAL4
1	61272	PAL	16R4	J20	PAL5
1	61247	XTA	L	Q1	Quarz 28.62 MHz
1	60290	1N41	48	D1	Silizium-Diode
1		BC10	)7	T1	NPN-Transistor
3	60758	RN4	*4K7	RN13	Netzwerkwid, 4x4.7 kOhm
5	60648	R	R7 - R10,	R12	Widerstand 4.7 kOhm (gelb, violett, rot)
1	60617	R	R1		Widerstand 10 kOhm
•	0001.	••			(braun, schwarz, orange)
i	60626	R	R5		Widerstand 1 kOhm
-					(braun, schwarz, rot)
2	61248	R	R2,3		Widerstand 510 Ohm
					(grün, braun, braun)
1	60642	R	R4		Widerstand 33 Ohm
					(orange, orange, schwarz)
2	60635	R	R6,11		Widerstand 27 Ohm
					(rot, violett, schwarz)
2	60248	C 10	•		Tantalelko 10uF/16V
19	60239	<b>C</b> 10	•		Keramikkond, 100nF
1	60301	Taste		S1	Resettaster
1	61255	Stec		BU1	Tastaturanschl. DIN41524
2	60493		e JMP3,	ST1	Stiftleiste 2 x 1 pol. gerade
1	60502		e JMP1,	ST	Stiftleiste 4 x 2 pol. gerade
1	10405		ST2	ST2	Stiftleiste 18 x 1 pol. gew.
1	10406	Stift	e ST2	ST2	Stiftleiste 36 x 1 pol. gew.
2	60486	Jump	per		Shuntstecker

# Passive Bauelemente CPU8088



# Passive Bauelemente CPU8088




Abb.6: Bauteile CPU8088




Abb.: ICs und Sockel

- CPU 8088 ·

#### 4.3 Aufbau Schritt für Schritt

Benötigtes Werkzeug:

Lötkolben mit temperaturgeregelter Spitze Lötzinn, säuerefrei, mit Kolophonium-Seele Pinzette Elektroniker-Seitenschneider

Die Leiterplatte ist sehr eng bestückt. Bitte bauen Sie nur dann selber auf, wenn Sie über ausreichend Erfahrung im Aufbau von eng bestückten Leiterplatten verfügen.

Die Lötseite erkennt man an der Aufschrift "Lötseite". Ausschließlich auf dieser Seite der Leiterplatte wird gelötet. Die Bauteile werden nur auf der Bestückungsseite bestückt.

Beim Aufbauen der Baugruppe arbeiten Sie sich am günstigsten etappenweise voran, das soll heißen: alle Teile einer Bauteilgruppe werden auf einmal bestückt. Die Anschlußdrähte der Bauteile werden durch die entsprechenden Lötaugen geschoben, bis der Bauteilkörper flach auf der Platinenoberseite aufliegt. Die Anschlußdrähte werden, wenn möglich, auf der Lötseite leicht abgewinkelt, damit das betreffende Bauteil eine erste Fixierung erhält. Nachdem Sie sicher sind, daß keine Fehlbestückung (falsche Bauteile, Position oder Lage) vorliegt, werden alle bisherigen Anschlüsse verlötet und danach, wenn notwendig, zu weit überstehende Anschlußdrähte gekürzt.

Eine etwas andere Vorgehensweise empfiehlt sich bei den IC-Sockeln: Sie werden zuerst alle, von der Bauteileseite her, eingesetzt und danach mit einem Stück Karton abgedeckt, damit sie beim Umdrehen der Bauguppe in ihrer Position gehalten werden. Bevor nun endgültig alle Anschlußbeine verlötet werden, sollten erst einmal zwei Beinchen pro Sockel gelötet werden (diagonal versetzt). Ungleichmäßigkeiten im Abstand vom Sockel zur Platinenoberfläche und - ganz wichtig - eine eventuell falsche Lage einzelner Sockel (Kerbe in der Fassung muß in die selbe Richtung weisen, wie die 'Nase' auf dem Bestückungsdruck) können zu diesem Zeitpunkt noch korrigiert werden. Das vorläufige Anheften empfiehlt sich übrigens bei

allen Bauteilen mit mehr als zwei Anschlußdrähten (Transistoren, Stiftleisten etc.)!

# Nach den vielen Ratschlägen, frisch ans Werk:

Beginnen Sie mit dem Einlöten der liegenden Einzelwiderstände (R1...R12) und der Diode D1.. Die Widerstandswerte können anhand der aufgedruckten Farbringe abgelesen werden. Die Bedeutung der Farben, bzw. die erforderliche Farbenfolge ist für jeden Widerstandswert in der Stückliste angegeben. Achtung: Der Widerstand R6 ist auf dem Bestückungsdruck CPU8088 r2 falsch bezeichnet. Hier darf kein 4,7 kOhm



Widerstand eingelötet werden, sondern ein 27 Ohm Widerstand. Beim Einsetzen der Diode ist auf die richige Polung zu achten! Ein Strich rund um die Diode markiert die Kathode. Auf dem Bestückungsdruck ist die Kathode mit dem Strich auf der Pfeilspitze gekennzeichnet.

Nun folgt die Bestückung der IC-Sockel, wie oben beschrieben. Die Orientierung der Fassungen ist auf der Bestückungsseite der Leiterplatte durch den Aufdruck sehr deutlich zu erkennen: Die eingezeichnete 'Nase' muß sich mit der am Sockel eingearbeiteten Kerbe (falls vorhanden) decken. Achten Sie bitte darauf, daß Sie nicht einen 14-poligen Sockel auf den Platz eines 16- oder 18-poligen setzen.

Beim anschließenden Einlöten der 54-poligen (18 + 36) NDR-Bus-Steckerleiste ST2, der Jumper 1...3 sowie des Steckers ST1 müssen Sie, wie oben angedeutet, darauf achten, daß die Isolierkörper parallel zur Leiterplatte liegen. Jumper 1 und 2 sind doppelreihige Stiftleisten, Jumper 3 ist einreihig.


Bei den Tantalkondensatoren C2, C21, muß auf deren Polung geachtet werden: Der Pluspol ist auf der Platine und auf dem Kondensator entsprechend gekennzeichnet (siehe auch Skizze 1). Die Keramikkondensatoren C1,C3..C20 sind ungepolt und können, ohne auf die Polung zu achten, eingelötet werden.


Die Netzwerkwiderstände RN1...RN3 haben jeweils einen Anschluß für den Pluspol, der auf dem Netzwerkwiderstand und auf der Leiterplatte mit einem (kleinen) Punkt gekennzeichnet ist. Es handelt sich um 4 \* 4,7 kOhm Netzwerkwiderstände u.a. mit dem Aufdruck: 472 (= 47 \* 10 ² Ohm).

Die Anschlüsse des Transistors T1 sind ebenfalls auf der Platine, bzw im Bestückungsplan, gekennzeichnet (siehe Skizze 2). Betrachtet man den Transistor (Metall-Gehäuse TO18), so ist der Emitter dasjenige Beinchen, das der Lasche am Gehäuserand am nächsten ist. Bei Transistortypen mit Kunststoffgehäuse liegt der Emitter in der Regel bei der rechten Körperkante (wenn der Transitor in Normallage stehend betrachtet wird).

Abschließend werden noch der Resettaster S1, der Tastaturanschlußstecker BU1 und der Quarz Q1 eingelötet.

Bevor Sie jetzt schon ungeduldig die IC's einstecken wollen, sollten Sie mit Kapitel 5.1 weiter weitermachen!





Skizze 1: Polung C2

Skizze 2: Polung Transistor




Abb.: Foto Fertiggerät CPU 8088

- CPU 8088 -

# 5. Testanleitung

# 5.1 Erste Prüfung ohne IC 's

Dieser Test wird auf der, mit den Sockeln und den passiven Bauelementen bestückten, Leiterplatte durchgeführt (Der Transistor Q1 und die Diode können natürlich auch schon eingelötet sein).

Überprüfen Sie zunächst mit einem Ohmmeter den Widerstand zwischen den Versorgungsleitungen: +5V (ST2/Pins 4,5) und Masse (ST2/Pins 6, 7, 52, 53). Hier darf der gemessene Wert keinesfalls niederohmig sein! Werte größer als 10kOhm sind normal. Wenn Sie einen abweichenden Wert feststellen, fahren Sie bitte mit Kapitel 6 fort (Fehler suchen)!

Wenn Sie die Möglichkeit haben, Ihr System auch ohne die neue CPU8088 zu betreiben (Z80- oder 680xx-System), stecken Sie die bis jetzt halbfertige Baugruppe CPU8088 erst einmal dort dazu. Nach dem Einschalten des Systems muß der Rechner auch weiterhin problemlos funktionieren (Test der Daten- und Adressleitungen auf Kurzschluß). Falls nein - weiter mit Kapitel 6.

Haben Sie diese Möglichkeit nicht, können Sie als vorsichtiger Mensch die BUS-Kontakte an ST2 mit dem Ohmmeter überprüfen (Jeder gegen Jeden). Auch hier müssen hochohmige Werte zu messen sein. Anschließend wird die Baugruppe auf den BUS gesteckt (wenn sie nicht bereits in einem anderen System steckt) und die Spannungsversorgung an den BUS gelegt.

Alle IC-Sockel werden auf die Versorgungsspannung von +5V geprüft. Bei Standard-TTL-Bausteinen, den fünf PALs und den Speicherbausteinen J6 und J7 liegt die Versorgungsspannung jeweils auf dem letzten Pin einer Fassung (z.B. bei 14-poligen Fassungen an Pin 14; bei 20-poligen Fassungen an Pin 20) an. Die Masse liegt jeweils auf dem letzten Pin der ersten Reihe (bei 14-poligen Fassungen Pin 7; bei 20-poligen Fassungen an Pin 10). Auch bei den INTEL-Bausteinen 8088 (bzw. V20, J2), 8087 (J1), 8253 (J3), 8288 (J13), 8284 (J12) und 8259 (J8) herrschen die gleichen Verhältnisse vor. Lediglich der INTEL-PIO 8255 (J4) macht hier eine Ausnahme: +5V liegt an Pin 26 und Masse (GND) liegt an Pin 7. Sind die Versorgungsspannungen an den richtigen Pins gemessen worden, können die IC's eingesetzt werden. Schalten Sie dazu den Rechner aus und ziehen Sie die Baugruppe heraus. Beim Einsetzen muß auf die Richtung der IC's geachtet werden. Die Markierung auf dem IC muß mit der Kerbe in der Fassung übereinstimmen (vgl. Bestückungsplan).

Prüfen Sie noch einmal die Lötseite der Baugruppe auf eventuelle Lötbrücken! Zur Stellung der Jumper 1...3, siehe Kapitel 5.4.

# 5.2 Test im System

# 5.2.1 Startkonfiguration

Um der CPU8088 erste Lebenszeichen zu entlocken, ist folgende Mindestkonfiguration erforderlich:

BUS2, GDP64xx + Monitor, PC-Tastatur oder 'NDR-Tastatur' + KEY, RAM-Speicher (ROA64), Netzteil mit 5V/2A (POW5V).

#### 5.2.2 Zum ersten Mal Einschalten

Wenn Sie eine PC-Tastatur einsetzen wollen, wird diese direkt an der CPU8088-Baugruppe (BU1) eingesteckt, ansonsten ist die NDR-übliche Kombination (Tastatur + KEY-Baugruppe) zu verwenden. Der RAM-Speicher muß ab Adresse 00000h zu adressieren sein (Jumper auf der ROA64, ROA256 oder RAM256 entsprechend gesteckt). Nachdem die Spannungsversorgung eingeschaltet wurde, sollte sich am betriebsbereiten Monitor eine BIOS-Copyrightmeldung zeigen. Wenn an ST1 der CPU8088 ein (Miniatur-) Lautsprecher angeschlossen ist, ist außerdem ein kurzer 'Piepser' zu hören. Gibt der Lautsprecher keinen Ton von sich oder "piepst" er zweimal, liegt im ersten Fall ein Hardwarefehler auf der CPU vor oder im zweiten Fall ein Konfigurationsfehler vor.

# 5.2.3 Vorbereitungen für MS-DOS

Um nun von einer MS-DOS Systemdiskette (V3.3) zu booten, sind weitere Voraussetzungen bezüglich der Systemkonfiguration zu erfüllen:

Das System muß um eine FLO2, bzw. FLO3 und um ein TEAC-Laufwerk 'NDR-Standard' ergänzt werden (Interrupt auf der FLO2 bzw. FLO3 Baugruppe geöffnet).

#### Achtung!

Setzen Sie die EGA- Karte mit der unter 1.2 angesprochenen Buskopplung ein, so müssen Sie die Standardadressen der FLO3 (auch FLO2) ändern: von bisher C0h auf F0h.




Abb.: Porteinstellung FLO3 Abb.: Porteinstellung FLO2

Damit einhergehend ist auch ein Netzteil mit zusätzlich \*/-12V/2A (z.B.: NE3) erforderlich. Der System-RAM-Speicher muß auf mindestens 256KB aufgestockt werden. Der 'NDR-PC' ist jetzt in der Lage von 5 1/4"-Disketten im IBM-Standardformat (360KB) das Betriebsystem MS-DOS zu booten. Nachdem Sie sich in der MS-DOS-Umgebung befinden, können Sie noch die Arbeitsweise der System-Softwareuhr überprüfen, indem Sie gewisse Zeit nach dem Booten die momentane Uhrzeit mit: TIME<Return> abfragen. Wenn dieser Test die Uhrzeit aktuell anzeigt, ist gewährleistet, daß die wesentlichen Funktionen der CPU8088 erfüllt sind (Timer- und Interruptfunktionen).

# 5.4. Jumpereinstellungen

Mit nur drei einzustellenden Jumpern ist hier relativ wenig zu tun, jedoch ist keiner voreingestellt, wie es bisher üblich gewesen ist.

#### JMP1:

Hiermit wird die Größe des eingesetzten BIOS-EPROMs eingestellt (vorläufig reichen noch 8K-EPROMs '2764' für das BIOS).

JMP1
o-o
o
o

für 8K-EPROM 2764 (Standardeinstellung)
o
o

JMP1
o
o
für 32K-EPROM 27256
o-o

#### JMP2:

Damit kann die Taktrate für den Timerbaustein (und damit auch für die Softwareuhr) umgeschaltet werden. Normalerweise (mit der 10 MHz-Standardbestückung) muß JMP2 wie folgt gesteckt sein, damit sich eine 'Triggerfrequenz' von ca. 18Hz ergibt:

#### JMP2

o o für Standardbestückung mit

o--o Quarz 28,62MHz

Alternativ kann aber auch ein Quarz mit der Frequenz von 14,31 MHz eingesetzt werden, um einen CPU-Takt von 4,77 MHz zu erhalten (Kompatibilität zu bestimmten Programmen, preiswertere Bausteine). Damit aber die Systemuhr trotzdem nicht um die Hälfte zu langsam geht, kann mit JMP2 eine Timertakthalbierung umgangen werden, indem er so umgesteckt wird:

#### JMP2

o--o für alternative Bestückung mit Quarz 14,31MHz

0 0

#### JMP3:

Wenn Sie einen mathmatischen CO-Prozessor (8087-1) einsetzen, muß JMP3 gebrückt werden, ansonsten bleibt er offen.

# 6. Anweisungen zur Fehlersuche

Zuallererst:

Entfernen Sie die Flußmittelrückstände auf der Lötseite der Baugruppe. Am besten mit Spiritus und einer kleinen, weichen Bürste. Beachten Sie aber die Hinweise auf der Spiritusflasche zum Schutz Ihrer Gesundheit und der Ihrer Mitmenschen!

Wir wollen Ihnen hier Vorschläge machen, wie eine systematische Fehlersuche mit und ohne Oszilloskop vor sich gehen kann:

1. Altes System: Sind die bisher verwendeten Baugruppen in Ordnung? (Falls Sie noch eine andere CPU haben: Funktionierte das System

ohne die CPU8088?)

2. Jumper: Kontrollieren Sie noch einmal die Stellung der Jumper nach.

3. Sichtprüfung: Können Sie bei einer Sichtprobe unsaubere Lötstellen entdek-

ken? Solche unsauberen Lötstellen, zuviel Zinn oder sogenannte 'Fäden', können Kurzschlüsse verursachen. Löten Sie solche Stellen noch einmal nach und entsernen Sie alles überflüssige

Zinn.

4. ICs: Überprüfen Sie noch einmal, ob alle ICs an der richtigen Stelle

in der richtigen Richtung stecken. Am besten vergleichen Sie

deren Lage nochmal mit dem Bestückungsplan.

5. Gepolte Bauteile: Überprüfen Sie die Lage der gepolten Bauteile (Elkos, Dio-

den, usw.).

6. Lötstellen: Schauen Sie sich Ihre Platine noch einmal genau an: Können

Sie irgendwo 'kalte' Lötstellen entdecken? Kalte Lötstellen erkennt man daran, daß sie nicht glänzen, sondern matt und trüb sind. Oder entdecken Sie etwa vergessene, gar nicht gelötete Stellen? Im Zweifelsfall alle 'verdächtigen' Stellen nochmal

nachlöten.

7. Zu heiß gelötet? Wenn der Lötkolben zu heiß eingestellt war, oder wenn Sie

beim Löten zu lange auf dem Lötauge geblieben sind, kann es passieren, daß sich das Lötauge oder Leiterbahnen von der Leiterplatte gelöst haben und Unterbrechungen bilden. Eventuell wurden auch Durchkontaktierungen oder sogar einzelne Bau-

teile zerstört.

CP	I	ጸበ	21

Beheben Sie solche Fehler, wenn Sie sie finden, mit einem kleinen Drahtstück, um die Unterbrechung zu überbrücken. Bauteilefehler, besonders defekte ICs, sind ohne Meßwerkzeuge wie Oszilloskop oder Logikanalysator nur schwierig festzustellen.

#### 8. Leiterbahnen

Prüfen Sie mit einem Durchgangsprüfer anhand des Layouts alle Leiterbahnen auf Durchgang. Sie tun sich leichter, wenn Sie vorher alle ICs aus ihren Fassungen nehmen. Der Übersicht wegen empfiehlt es sich, überprüfte Leiterbahnen mit Bleistift oder mit Farbstift zu markieren.

# 9.Versorgungsspannung

Messen Sie mit einem Digitalvoltmeter am Bus die Versorgungsspannung nach. Toleranzen von \*/- 5% sind erlaubt.

Haben Sie alles überprüft und nichts gefunden, so ist vermutlich ein Bauteil defekt. Wenn Sie einen Prüfstift oder ein Oszilloskop haben, dann können Sie jetzt nachsehen, ob an den Ausgängen jeweils die entsprechend richtigen Signale anliegen. Welche Signale wo anliegen müssen, können Sie der Schaltungsbeschreibung, dem Schaltplan und Ihren eigenen Überlegungen entnehmen.

Ohne Messgeräte müssen Sie alle Bauteile systematisch austauschen, bis Sie das fehlerhafte Bauteil gefunden haben. Verwenden Sie dazu eventuell eine zweite Baugruppe, beispielsweise die eines Freundes oder eines Bekannten.

Sollten Sie überhaupt nicht zurande kommen, hilft Ihnen unser Pauschal-Reparatur-Service, dessen Bedingungen Sie der Preisliste entnehmen können.

# 7. Schaltungsbeschreibung

Die Schaltung der CPU8088 kann in 13 Blöcke zerlegt werden, wie Sie im Blockschaltbild (Kapitel 3) bereits erkennen konnten. Diese Aufsplittung in Blöcke ist nötig, um die Funktion der Schaltung allgemein begreifbar zu machen. Ausgehend von diesen Blöcken wollen wir hier versuchen, den Stromlaufplan dieser komplexen Schaltung zu erklären. Wir müssen hier allerdings voraussetzen, daß Sie die Beschreibung des Blockschaltbildes gelesen und verstanden haben.

#### 7.1 Der Prozessor

Der Prozessor 8088 von Intel (auch V20 von NEC) ist ein 8-Bit-Mikroprozessor, der der 8080- und 8085-Familie entspringt, aber zu diesen nicht aufwärtskompatibel ist. Dieser Prozessor steckte in dem ersten IBM-Mikrocomputer, dem legendären PC, den schließlich alle Welt nachzubauen versuchte. Mittlerweile wird dieser 8 Bit Mikroprozessor aber mit 10 MHz betrieben, und ist dann doch um einiges schneller als der damalige IBM-PC. Aber zurück zum Prozessor. Die Datenleitungen und Adreßleitungen 0 bis 7 sind gemultiplext und werden auf jeweils einem Pin herausgeführt. Ob nun Daten oder Adressen an diesen Eingängen anliegen, wird durch das Signal ALE gesteuert, das wiederum vom BUS-Controller 8288 erzeugt wird. Das Timing Diagramm hierzu kann im Datenblatt zum 8288 unter Kapitel 10 nachgeschlagen werden. Die Adreßleitung A8 bis A19 sind nicht gemultiplext. Mit den 20 Adreßleitungen kann der 8088 1 MByte direkt adressieren.

# 7.2 Die Statussignale

Die Statusleitungen -S0 bis -S2 zeigen an, was der Prozessor im Moment macht. Die Statussignale werden ebenfalls vom 8288 decodiert.

Tabelle 1: Wahrheitstabelle der Statussignale -S0, -S1 und -S2:

-S0	-S1	-S2	auszuführende Operation
0	0	0	Interrupt Quittierung
0	0	1	Ein/Ausgabe-Lese-Zyklus
0	1	0	Ein/Ausgabe-Schreib-Zyklus
0	1	1	Halt
1 1	0	0	OP-Code Speicher-Lese-Zyklus
l 1	0	1	Speicher-Lese-Zyklus
1 1	1	0	Speicher-Schreib-Zyklus
1	1	1	Passiver Zustand

Vom 8288 werden aber nur die Ein/Ausgabe- und Speicher-, Lese- und Schreibzugriffe decodiert, sowie das Interrupt-Quittierungssignal. Die beiden Statussignale OP-Code Speicher-Lese-Zyklus und Speicher-Lese-Zyklus werden zusammengefaßt zum Speicher-Lese-Signal (J13/7).

Die beiden Statussignale QS1 und QS0 steuern die Abarbeitung von Stapelbefehlen. Diese beiden Signale führen lediglich zum math. Coprozessor 8087-1. Nähere Einzelheiten siehe unter Kapitel 10.

Die Eingänge CLK, READY und RESET werden vom 8284 gesteuert. Auf den CLK Eingang wird ein Takt von 28,62 MHz gelegt, der durch drei (=9,54 MHz) geteilt wird, was dem Arbeitstakt der CPU entspricht. Das READY-Signal ist nichts Anderes, als das invertierte WAIT Signal, das bei Zugriffen auf Speicher oder Ein/Ausgaben erzeugt wird, und vom 8284 synchronisiert wird.

Der Befehlsatz des 8088 ist dem des 8085 sehr ähnlich. Es würde den Rahmen dieser Beschreibung sprengen, wenn wir hier näher darauf eingehen würden. Im Datenblatt unter Kapitel 10 ist eine Kurzbeschreibung der möglichen Befehle zu finden.

# 7.3 Der Coprozessor

Der 8087 ist ein mathematischer Coprozessor, der direkt mit dem 8088 verbunden wird. Ist der Coprozessor eingesteckt, verhalten sich diese beiden wie ein einziger Prozessor, das heißt, es kommen die math. Befehle hinzu, die aber so ausgeführt werden, als ob sie im Prozessor selbst ausgeführt würden. Dadurch ergeben sich natürlich große Zeitgewinne, wenn häufig mathematische Operationen verwendet werden. Allerdings muß die Software natürlich die Coprozessor-Befehle unterstützen.

# 7.4 Die Reset- und Taktlogik

Kehren wir noch einmal kurz zum Takt- und RESET-Baustein 8284 zurück. Unter Kapitel 10 ist das Schaltbild dieses Bausteines aufgeführt. Er enthält einen internen Oszillator, der nur noch durch einen externen Quarz stabilisiert werden muß. Dieser Quarz hat bei uns eine Frequenz von 28,62 MHz und liegt an J1/16/17. Es kann allerdings auch ein externer Oszillator angeschlossen werden (am Eingang J12/14).

Über den Eingang F/-C wird dem Baustein mitgeteilt, ob der externe oder der interne Oszillator verwendet wird. Da hier der interne Oszillator verwendet wird, liegt dieser Eingang (J12/13) auf Masse.

#### 7.4.1 Der Takt

Der Takt wird an einem synchronen Teiler durch drei geteilt und auf den Ausgang CLK (J12/8) gelegt. Diese Taktfrequenz von 9,54 MHz wird dem Prozessor zur Verfügung gestellt. Ein zweiter synchroner Teiler teilt die Taktfrequenz noch einmal durch zwei und legt diese auf den Ausgang PCLK (J12/2) (=Peripherial Clock). Die Taktfrequenz von 4,77 MHz wird einmal auf den NDR-Bus (ST2/30) gelegt und außerdem über zwei weitere 1:2 Teiler (J10) dem Timer zur Verfügung gestellt.

Die beiden Flip-Flops sind jeweils als 1:2 Teiler beschaltet; der Jumper JMP2 ist so eingestellt, daß der Taktausgang des zweiten Teilers (=1,19 MHz) auf die Takteingänge des Timers gelegt wird. Diesen Takt von 1,19 MHz benötigt der Timer zum Betreiben der Uhr.

## 7.4.2 Die Reset-Logik

Die RESET-Logik des Bausteines hat nur zwei Funktionen. Zum Einen hat der Eingang J12/11 einen Schmitt-Trigger Eingang, das heißt, daß an diesem Eingang ein analog ansteigendes Signal, wie es beim Einschalten oder beim Drücken der RESET-Taste S1 entsteht, an dem RC-Glied R1 und C2 anliegt. Zum Zweiten wird das RESET-Signal mit dem Takt (Prozessortakt) synchronisiert und invertiert, sodaß es am Ausgang J12/10 in der positiven Logik anliegt. Die Länge des RESET-Signales wird allerdings von dem schon erwähnten RC-Glied bestimmt. Die Zeit ist in etwa das Produkt aus R1 und C2 mal 0.8.

#### 7.4.3 Das READY-Signal


Die dritte Funktion dieses Bausteines ist die Synchronisation des READY-Signales. Die Logik bietet doch einige Möglichkeiten. Der Baustein stellt zwei READY-Eingänge zur Verfügung (J11/4 und J11/6), die über die beiden Eingänge -AEN (J11/3 und J11/7) freigegeben werden können. Die beiden Eingänge werden Oder-verknüpft, das heißt, wenn einer der Eingänge LOW ist (das bedeutet nicht "ready"), wird dieses Signal auf den Ausgang durchgeschaltet.

#### 7.4.4 Das WAIT-Signal

Nun sind aber auf diesem Baustein noch zwei nützliche Eigenschaften integriert: Zum Einen kann dieses READY-Signal über ein FLIP-FLOP mit dem Prozessortakt synchronisiert werden und auf den Ausgang J11/5 gelegt werden. Zum Zweiten kann aber dieses READY-Signal noch um einen Taktzyklus verzögert werden, es wird also ein WAIT-State eingefügt. Diese beiden Modi werden mit dem Eingang ASYNC (J11/15) gesteuert. In unserer Schaltung liegt ASYNC auf Masse, das heißt, daß ein WAIT-State eingefügt wird.



# Timing Diagramm CLK, PCLK, RESET, READY



#### 7.5 Der Bus-Controller

Der 8288, auf den weiter oben schon kurz eingegangen wurde, ist eigentlich nichts Anderes als ein Decoder mit einigen Besonderheiten. Der Decoderteil dieses Bausteines erzeugt aus den Statussignalen -SO, -S1 und -S2 (J1/26/27/28) die Steuersignale -MRD, -MWR, -IORD, -IOWR und -INTA nach obenstehender Wahrheitstabelle (Tabelle 1). Zusätzlich hat der Baustein noch die Eingänge CLK, -AEN, CEN und IOB. Mit Hilfe des CLK-Signals werden die oben erwähnten Steuersignale und die sonstigen Ausgänge synchronisiert.

Über den Eingang -AEN (Adress Enable) werden die Steuersignale MRD, MWR, usw. freigegeben oder gesperrt (hochohmig). Dies ist bei DMA-Zugriffen nötig. Der Eingang IOB dient dazu, den Baustein zwischen den beiden Bus-Modi (I/O-Bus Mode und System-Bus Mode) umzuschalten. In unserer Schaltung wurde dieser Eingang (J13/1) auf Masse gelegt, also auf System-Bus Mode. Der Eingang CEN (Command Enable) (J13/15) dient ebenfalls zur Freigabe der Steuersignale und der beiden Signale DEN und -PDEN. Dieser Eingang liegt hier auf HIGH, das heißt, die Signale sind freigegeben.

# 7.6 Der Daten- und Adressenmultiplex

Außer den Steuersignalen gibt es noch vier weitere Ausgänge, die zur Steuerung des Daten- und Adreßmultiplex der Prozessor-Signale AD0 bis AD7 dienen. Der Ausgang DEN (Data Enable J13/16) zeigt an, daß auf den Signalleitungen AD0 bis AD7 gültige Daten anliegen, wenn dieser Ausgang auf HIGH liegt. Der Ausgang DT/-R (Data Transmit/Receive) zeigt die Richtung des Datenflußes an. Ist dieses Signal LOW, werden Daten gelesen, ist das Signal HIGH, werden Daten geschrieben. Diese beiden Signale steuern den Datenbustreiber zum NDR-Bus (J14). Der Ausgang ALE (Adress Latch Enable) zeigt an, daß gültige Adressen auf den Adreßleitungen der CPU anliegen, auch daß auf den Signalleitungen AD0 bis AD7 im Moment Adressen anliegen. Dieses Signal wird dazu verwendet, die Adreßlatches mit den aktuellen Adressen zu laden (J15/11, J17/11 und J18/11). Der Ausgang MCE (Master Cascade Enable) oder -PDEN (Peripherial Data Enable) ist abhängig vom Eingang IOB. Da dieser Eingang auf LOW liegt, ist der Ausgang MCE aktiv. Dieser Ausgang dient zur Interruptabarbeitung, wird aber hier nicht benutzt.

# 7.7 Der Decodier-/Select-Logik

Der nächste Block, den wir näher durchleuchten wollen, ist die Dekodier- bzw. Selekt-Logik. Diese Logik ist in den beiden PALs J16 und J19 zusammengefaßt. Über J16 werden die I/O Bausteine dekodiert. Dazu werden an den Eingängen des Bausteines die Adressen A3 bis A9 (J16/1 bis J16/7) und die beiden Signale -IORD und -IOWR (J16/8 und J16/9) verwendet. Hier vielleicht noch kurz einige Erklärungen allgemein zum Thema I/O-Zugriff.

# 7.7.1 Die Select-Signale

Greift der Prozessor auf I/O zu, so aktiviert er die Adreßleitungen A0 bis A9 und das Signal -IORD oder -IOWR, je nachdem ob er einlesen oder ausgeben will. Auf den Adressen A0 bis A9 liegt die Adresse der I/O-Einheit, die sogenannte Portadresse. Die Dekodier-Logik hat nun die Aufgabe, aus dieser Portadresse und den Signalen -IORD und -IOWR ein Selekt-Signal für den I/O-Baustein zu erzeugen. An den Ausgängen dieser Logik liegen die Selekt-Signale für folgende Bausteine:

-SNMI -SPIO	(Select Non maskable Interrupt) (Select Parallel Input Output)	J16/16 J16/15
-STIM -SINT	(Select Timer) (Select Interrupt-Controller)	J16/14 J16/13
-SELIO	(Select Input Output)	J16/12

#### 7.7.2 Die Portadressen

Bei der Selektierung der Standard I/O, wie z.B. Timer, Interruptcontroller und PIO, haben wir uns natürlich an die Standardadressen, die vom IBM-PC vorgegeben sind, gehalten. In der untenstehenden Tabelle sehen Sie die Portadressen der einzelnen Bausteine:

Baustein	Portadressen
PIO	60h7Fh
Timer	40h5Fh
Interrupt-Controller	20h3Fh
NMI	A0hBFh
SELIO	00hFFh

Der Prozessor 8088 kann im Gegensatz zum Z80 nicht nur 256 I/O-Ports adressieren, sondern 1024. Deshalb werden hier auch die Adressen A8 und A9 zusätzlich verwendet. Außerdem tritt hier das Problem der Portdoppelbelegung auf, z. B. GDP64k und PIO. Diese Doppelbelegungen werden durch das sogenannte -SELIO-Signal verhindert. Wird auf die internen I/Os zugegriffen, muß auf die Adressen 00h bis FFh zugegriffen werden. Soll auf externe I/Os zugegriffen werden, müssen die Portadressen 100h bis 3FFh verwendet werden. Probleme treten dann auf, wenn später mit der Buskopplung PC-Baugruppen verwendet werden, die sich in der Portbelegung mit den NDR-Baugruppen überschneiden. Bei den Standardbaugruppen:

Hercules mit Bildschirm, Seriell-Adapter, OMTI Controller und Farbgraphikadapter

treten keine Probleme auf. Schwierigkeiten kann es lediglich mit der parallelen Druckerschnittstelle geben. Hier muß dann gewährleistet sein, daß keine GDP im System steckt, wenn eine Herculeskarte eingesetzt wird.

# 7.7.3 Die Decodierung der Speicherbereiche

Die Dekodierung der Speicherbereiche erfolgt durch den PAL J19. Dazu werden die Signale A14 bis A19, sowie die Steuersignale -MRD und -MWR benötigt. Analog zum I/O Zugriff wird beim Speicherzugriff vom Prozessor ebenfalls eine Adresse und eines der beiden Steuersignale angelegt. Die Select-Signale für die Speicher sind:

-SELROM	(Select ROM)	J19/13,
-SELRAM	(Select RAM)	J19/12,
-SELMEM	(Select Memory)	J19/14.

Das Select Signal -SELROM selektiert das BIOS EPROM. Das -SELRAM Signal wählt den internen RAM (J31) aus. -SELMEM dient zur Auswahl des externen Speichers (nicht auf der CPU8088, z.B. ROA64, ROA256 oder RAM64/256).

# Adressen der verschiedenen Speicher

Speicher	Adressen		Speicherplatz
	F0000h FFFFFh B0000h B3FFFh, 00000hB0000h,	BC000hBFFFFh	64K 32K
	C0000h EFFFFh		950K

Außerdem übernimmt dieser Baustein noch die Invertierung der vom NDR-Bus kommenden Interruptsignale -INT, -NMI und Reserve (ST2/32/47/54).

# 7.8 Der Interrupt-Controller

Der Interrupt Controller 8259 besitzt 8 Interrupteingänge, auf denen die Interrupt-Anforderungen der einzelnen Blöcke (Tastatur, Paralleldrucker, zwei Asynchron-Adapter und der Zeitgeber) eintreffen.

# 7.8.1 Der Ablauf eines Interrupts

Kurz noch einige Worte zum generellen Ablauf des Interrupt mit dem Controller 8259. Löst einer der 5 angeschlossenen Blöcke einen Interrupt aus, wird der INT-Ausgang des Controllers J8/17 aktiviert. Die CPU erkennt den Interrupt und quittiert diesen mit den Statussignalen -S0, -S1 und -S2 (siehe CPU8088). Der Bus Controller 8288 generiert aus dieser Statusmeldung das -INTA-Signal (Interrupt Acknowledge), das dem 8259 (J8/26) mitteilt, daß der Interupt erkannt wurde. Der 8259 erniedrigt das Priority Byte (Einfrieren des momentanen Status) und wartet, bis die CPU das zweite -INTA Signal generiert. Jetzt erkennt der 8259, daß die CPU bereit ist, den Interruptvektor entgegen zu nehmen. Der 8259 legt jetzt den Vektor auf den Datenbus und die CPU 8088 liest diesen ein und verzweigt in die entsprechende Interruptroutine.

# Belegung des Interruptcontrollers

Eingang	Priorität	Wer löst aus
IRO (J8/1	8) 0	Systemuhr
IR1 (J8/1	9) 1	Tastatur (Zeichen steht an)
IR2 (J8/2	0) 2	nicht belegt
IR3 (J8/2	1) 3	Asynchron Adapter 1
IR4 (J8/2)	2) 4	Asynchron Adapter 2
IR5 (J8/2:	3) 5	nicht belegt
IR6 (J8/2	4) 6	nicht belegt
IR7 (J8/2		Centronics Schnittstelle

Dabei ist 0 die höchste und 7 die niedrigste Priorität.

Treten nun aber zwei Interrupts gleichzeitig am 8259 auf, so muß der Controller erkennen, welchen er zuerst abarbeiten muß. Dazu kann dem 8259 eine Prioritätsliste übergeben werden, welcher Interrupt die höchste, die zweithöchste, usw. Priorität hat.



#### 7.8.2 Die Beschaltung

Auf die Beschaltung des 8259 soll noch kurz eingegangen werden. Die Eingänge IR0 bis IR7 sind die Interruptrequest-Eingänge von den Peripherieblöcken. Die Datenleitungen D0 bis D7, sowie die Signale -IORD, -IOWR und A0 sind Signale, mit deren Hilfe mit dem Bus kommuniziert werden kann. Mit -IORD und -IOWR wird festgelegt, ob in eines der 8259 Register geschrieben wird oder ob von ihnen gelesen wird. In welches Register geschrieben bzw. gelesen wird, hängt von A0 ab.

# Wahrheitstabelle Registerauswahl

-IORD	-IOWR	AO	Register
o	1	0	Statusregister
0	1	1	Statusregister
1	0	0	Commandregister
1	. 0	1	Commandregister
			•

Das Signal SP/-EN dient zur Steuerung des Datenbustreibers während des Anlegens des Interruptvektors. Hier wird dieses Signal dazu verwendet den Datenbustreiber (J14) zu sperren, um eine Datenkollision zu vermeiden. Die Eingänge CAS0 bis CAS2 dienen zum Kaskadieren von Interrupt Controllern. Insgesamt können bis zu 8 Bausteine angeschlossen werden. Diese drei Pins sind hier offen, da nur ein 8259 verwendet wird.

# 7.9 Der Timer

Der Timer 8253 beinhaltet drei Timer, die unabhängig voneinander gesteuert werden können. Der Ablauf der Timerfunktion hängt vom eingestellten Modus ab. Es gibt 6 verschiedene Modi, den Timerablauf festzulegen. Die einzelnen Modi sind im Datenblatt nachzulesen, ebenfalls die Programmierung des 8253.

Die Busschnittstelle beinhaltet die Datenleitungen D0 bis D7, die Signale -RD und -WR (J3/22/23) und die Adreßleitungen A0 und A1 (J3/19/20). Die 8 Register werden wie folgt adressiert:

A0	AI	-RD	-WR	Register
0	0	1	0	Zähler 0 laden
1	0	1	0	Zähler 1 laden
0	1	1	0	Zähler 2 laden
1	1	1	0	"Mode Wort" schreiben
0	0	0	1	Zähler 0 lesen
1	0	0	1	Zähler 1 lesen
0	1	0	1	Zähler 2 lesen
1	1	0	1	nicht belegt

Die Eingänge GATE0, GATE1 und GATE2 sind Triggereingänge für die drei Timer. Die Eingänge CLK0, CLK1 und CLK2 sind die Takteingänge der 3 Zähler. Dieser Clock bestimmt die Grundzykluszeit der Zähler. Die Outputs OUT0, OUT1 und OUT2 sind die Ausgänge, die je nach eingestelltem Timermodus ein Strobe-Signal oder ein definiert langes Signal ausgeben.

In unserer Schaltung sind nur die beiden Timer 0 und 2 benutzt. Timer 0 dient dazu, die Softwareuhr des Rechners zu triggern. Dazu wird im Timer der Modus 2 verwendet. In diesem Modus wird der Timer mit einem bestimmten Wert (=65535) geladen und damit auch gestartet. Ist der Timer abgelaufen, wird ein Strobe-Signal ausgegeben, das auf den Interrupt-Controller (J8/18 Zeitgeber) gelegt wird. Mit der gewählten Taktfrequenz von 1,19 MHz erfolgen rund 18 Interruptanforderungen pro Sekunde (Die 'Triggerfrequenz' beträgt 18Hz). Die Interruptroutine macht dann nichts Anderes als nach jedem 18ten Aufruf den Uhrenstand um 1 Sekunde zu erhöhen.

Der zweite Timer dient zur Erzeugung der Lautsprecherfrequenz. Damit können durch Laden verschiedener Zählerwerte verschiedene Frequenzen ausgewählt werden und damit das ganze Tonspektrum abgedeckt werden.

Timer 1 ist unbelegt und kann nach Bedarf frei verwendet werden.

# Belegung des Timer 8253 (J3)

Timer	Belegung
Timer 0	Systemuhr
Timer 1	nicht verwendet
Timer 2	Lautsprechertakt

# 7.10 Die WAIT-Logik

Die WAIT-Logik des Rechners wurde beim Baustein 8284 schon kurz gestreift. Der zweite Teil dieser WAIT-Logik steckt in dem PAL J20. Die PAL-Logik ist so aufgebaut, daß bei I/O Zugriffen grundsätzlich zwei WAIT-Zyklen und bei externen Speicherzugriffen ein WAIT-Zyklus eingefügt wird. Zum Generieren der I/O-WAITs werden nur die Signale -IORD und -IOWR verwendet, zum Generieren des WAITs für externe Speicher werden die Signale -MRD, -MWR und -SELMEM verwendet. Außerdem wird natürlich ein WAIT, der vom NDR-Bus kommt, ebenfalls weitergeleitet. Das ebenfalls an den PAL gelegte -SELIO-Signal wird nicht verwendet. Der angelegte Takt (J20/1) steuert die internen Register des PALs, das heißt, die Periodendauer des Taktes entspricht einem WAIT-Zyklus.

# 7.11 Die Busanpassung

Ein weiterer Block ist die Busanpassung zum NDR-Computer (PAL 21). Die auf der Baugruppe erzeugten Steuersignale sind auf den Prozessor und auf den PC bezogen. Diese Steuersignale unterscheiden sich nur unwesentlich vom NDR-Bus, der auf den Z80-Prozessor zugeschnitten ist. Dies sind im wesentlichen die Signale:



Die vier Steuersignale -MRD, -MWR, -IORD, und -IOWR werden so verknüpft, daß die NDR-Signale -MREQ, -IORQ, -RD und -WR erzeugt werden. Außerdem werden diese Signale noch mit den Eingängen -SELIO und -SELMEM verknüpt, d.h. -RD und -WR sind nur aktiv, wenn -SELMEM oder -SELIO aktiv sind. -IORQ wird nur aktiv, wenn -SELIO aktiv ist. Das RESET Signal wird lediglich invertiert und auf den NDR Bus gelegt.

Außerdem erzeugt PAL J21 noch das Select-Signal für den Datenbustreiber J14. Der Datenbustreiber wird demnach nur aktiv, wenn das Signal DEN (Data Enable) aktiv ist und auf eine externe I/O oder einen externen Speicher zugreift und kein Interruptacknowledge-Zyklus abläuft. Außerdem wird noch das Banken-Signal über PAL J21 erzeugt. Das Banken-Signal wird bei jedem Speicherzugriff aktiviert.

# 7.12 Die Adreßpuffer

Der Vollständigkeit halber gehen wir hier noch kurz einmal auf die Adreßpuffer ein. Dies sind die drei Bausteine J15, J17 und J19. Sie haben im wesentlichen zwei Aufgaben. Zum Einen hat J15 die Aufgabe, die gemultiplexten Daten-Adreß-Leitungen AD0 bis AD7 so aufzusplitten, daß am Ausgang des Puffers nur die Adressen anliegen und zwischengespeichert werden, bis neue Adressen ausgegeben werden.

Die zweite Aufgabe dieser Puffer ist das "Treiben" (verstärken) der Adreßsignale. Gesteuert werden diese Adreß-Latches mit dem ALE-Signal (Adress Latch Enable). Der Eingang -OC (Output Control) gibt die Ausgänge der Latches frei. Hier liegt dieser Eingang auf Masse, d.h. die Treiber sind ständig frei.

# 7.13 Der Keyboard-Controller

Damit sind wir fast am Ende der eigentlichen CPU-Karte angelangt. Es fehlt nur noch der große Block des KEYBOARD-Controllers. Dieser Block umfaßt den parallelen I/O Baustein 8255 (J4), das Schieberegister 74LS322 (J5), das D-Flip-Flop 74LS74 (J9) und ein PAL (J11). Außerdem übernimmt der Keyboard Controller noch die Aufgabe, den Lautsprecher zu steuern. Ebenfalls in diesen Block integriert ist noch die NMI-Steuerung (Non Maskable Interrupt) für den 8087.

# 7.13.1 Die parallele Ein/Ausgabe

Der 8255 ist ein paralleler Schnittstellenbaustein mit drei 8 Bit breiten parallelen Schnittstellen. Diese drei Schnittstellen PA0 bis PA7, PB0 bis PB7 und PC0 bis PC7 sind sowohl als Eingänge als auch als Ausgänge definierbar. Diese Option kann im Steuerwortregister festgelegt werden.

Damit wären wir schon bei der Busschnittstelle und den Registern des 8255. Die Busschnittstelle ist bis auf das zusätzliche RESET-Signal exakt gleich wie die des Timers 8253. Die Register sind wie folgt zugänglich:

-					
	۸0	A1	-IORD	-IOWR	Register
	0	0	0	1	Port A lesen
1	1	0	0	1	Port B lesen
1	0	1	0	1	Port C lesen
١	0	0	1	0	Port A ausgeben
ı	1	0	1	0	Port B ausgeben
١	0	1	1	0	Port C ausgeben
١	1	1	1	0	Steuerwortregister
-1					_

Hier wird Port PA0 bis PA7 für die parallelen Tastaturdaten verwendet. Port PB wird für den Lautsprecher und für die Tastatur benötigt. Bit PB0 steuert den GATE Eingang des Timers (Timer 2, J3/16). Über PB1 ist es möglich, parallel zum Timer2 Lautsprecherdaten auszugeben. Auf PB6 wird der Keyboard-Clock ausgegeben, wenn der Rechner etwas an die Tastatur übermitteln will. Dieser Betrieb wird aber bei PCs nicht durchgeführt. Jedoch kann die PC-Tastatur über einen 20ms langen LOW-Impuls zurückgesetzt werden. Über PB7 wird das Schieberegister J5 gelöscht. Auf Port PC wird nur 1 Bit gelesen, dies ist der Lautsprechertakt auf PC5 (J4/12).

# Belegung der parallelen Ein/Ausgänge des 8255

Ein/Ausgang	Belegung
PA0 bis PA7	Tastaturdaten (System Scan Code), wenn PB7 = LOW oder DIL-Schalter, wenn PB7 = HIGH (hier nicht vorhanden)
PB0 (J4/18)	Lautsprecher Freigabe: LOW = gesperrt HIGH = frei
PB1 (J4/19)	Timer 2: LOW = Takt aus,  HIGH = Takt ein  Takt (Frequenz) für Lautsprecher
PB2 bis PB5	nicht verwendet
PB6 (J4/24)	Tastaturdatentakt bei Transfer Rechner> Tastatur HIGH = Taktltg. hochohmig LOW = Taktleitung LOW.
PB7 (J4/25)	Auswahl Tastatur oder DIL-Schalter (siehe PA0 bis PA7)
PC0 bis PC4	nicht verwendet
PC5 (J4/12)	Timer Kanal 2 (Einlesen des Lautsprechertaktes)
PC6 (J4/11)	GND*
PC7 (J4/11)	GND*

<sup>\*:</sup> Die Eingänge PC6 und PC7 zeigen bei PCs im Normalfall einen I/O und Memory Parity Fehler an:

LOW = Kein Parity Fehler, HIGH = Parity Fehler. Da hier aber keine Paritätsprüfung gemacht wird, werden diese beiden Eingänge fest auf Masse gelegt.

Der in der Tabelle angesprochene DIL-Schalter ist bei PCs manchmal vorhanden und wird vom BIOS auch unterstützt. Physikalisch ist dieser aber auf unserer Baugruppe nicht vorhanden.

#### 7.13.2 Das Einlesen eines Zeichens

Das Einlesen eines Zeichens von der Tastatur geht folgendermaßen vor sich: Beim Einschalten des Rechners wird das Schieberegister J5 gelöscht. Dies geschieht über PB7 (J4/25), das über das PAL (J11/2/12) invertiert wird und an das Schieberegister (J5/9) gelegt wird. Dieses CLEAR-Signal wird ebenfalls an das Flip-Flop J9/1 gelegt, welches damit rückgesetzt wird. Das bedeutet, daß der Tastaturinterrupt (J9/7) deaktiviert ist. Damit ist die CPU8088 bereit, Tastaturdaten einzulesen. Die Tastaturdaten, die seriell von der Tastatur ankommen, gelangen an das Schieberegister 74LS322 (J5/17). Sie werden dann nacheinander mit dem Keyboardtakt in dem Schieberegister aufgenommen. Der Tastaturtakt, der ebenfalls von der Tastatur kommt, wird an PAL4 (J11) um einen internen Taktzyklus (PCLK2=2.38MHz) verzögert, was aus Timinggründen nötig ist. Dieser Takt (J11/16) wird als Schiebetakt für das Schieberegister verwendet. Der Eingang -OE (Output Enable) wird über das Bit PB7 (J4/25) gesteuert. Ist dieser Ausgang LOW, so wird das Schieberegister seriell geladen oder parallel ausgegeben. Ist das Tastaturbyte vollständig eingelesen, wird das Startbit aus dem Ausgang QH' (J5/12) hinausgeschoben und beim nächsten Taktzyklus übernimmt das Flip-Flop J9 das HIGH-Signal (Start-Bit ist immer HIGH) und setzt den Ausgang J9/5 auf HIGH. Beim Übergang von LOW auf HIGH wird ein Interrupt angefordert (J8/19). Dieser HIGH-Pegel am Interrupteingang (J8/19) deaktiviert auch den Select-Eingang des Schieberegisters (J5/1) und stoppt somit den Schiebevorgang (bei weiteren CLK Zyklen). In der Interruptroutine wird das Tastaturbyte dann über PAO bis PA7 des parallelen Schnittstellenbausteines eingelesen. Anschließend wird das Schieberegister und das Interruptflipflop wieder gelöscht.

#### Timingdiagramm mit KBDCLK, KBDDTA...hier einsetzen





Außerdem kann das Schieberegister-Überlaufsignal QH' (J5/12), über das Flip-Flop J9/6 invertiert, wieder auf die Datenleitung KBDDTA der Tastatur gelegt werden. Dazu ist es allerdings notwendig, daß diese Leitung seitens der Tastatur hochohmig geschaltet wird. Das zurückzuführende Signal wird durch PAL J11/4 (-INTD) geschleust.

Der Eingang -INTD J11/4 wirkt in zweierlei Hinsicht auf den PAL-Ausgang KBDDTA (J11/18): Ist -INTD auf HIGH (immer dann, wenn serielle Keyboarddaten eingelesen werden), ist KBDDTA hochohmig geschaltet. Wenn -INTD auf LOW geht (das Startbit wird soeben aus dem Schieberegister J5/12 herausgeschoben), wird der PAL-Ausgang KBDDTA aktiv und auf LOW gezogen. Dieses Verhalten entspricht einem OPEN-KOLLEKTOR-Ausgang. Siehe dazu das Listing der Gleichungen für PAL4 (unter Kap. 10)

PAL4 ist auch in der Lage, die Leitung KBDCLK auf Masse zu ziehen. Gesteuert wird dies über einen LOW-Impuls von PB6 (J4/24). Auch dabei wird wieder durch die Programmierung der PAL-Logik ein OPEN-Kollektor-Verhalten erreicht.

Darüber hinaus führt das PAL noch eine NAND-Verknüpfung zwischen TC2 (J11/7) und SPKDTA (J11/7) und stellt am Ausgang das SPEAKER Signal zur Verfügung, mit dem der Lautsprecher angesteuert wird (J11/17). Dieses Signal wird anschließend über den Transistor T1 verstärkt und kann direkt einen 4 bis 8 Ohm Lautsprecher ansteuern. Die Leistung, die dieser Treiber an den Lautsprecher abgibt, sind ca. 62...125 mW (4 oder 8 Ohm).

Letztlich beinhaltet PAL J11 die erforderliche Logik für die Freigabe des NMI (Non maskable Interrupt), der vom 8087 verwendet wird. Der Interrupt kann über Port 0A0h Bit 7 auf HIGH freigegeben werden (siehe Flipflop J9). Ist der NMI freigegeben, wird noch geprüft, ob JMP3 gesteckt ist oder nicht. Dieser Jumper wird gesteckt, wenn der Coprozessor in der Karte steckt. Kommt jetzt ein Interrupt vom Coprozessor 8087, so wird der NMI Ausgang des PAL aktiviert und an den 8088 weitergegeben (siehe PAL4 J11 unter Kapitel 10).

# 8. Anwendungen

# 8.1 Anwendung als Systembaugruppe im NDR-PC

Die häufigste Anwendung dieser Baugruppe dürfte wohl mit dem Betriebssystem MS-DOS sein. Dazu finden Sie unter Kapitel 1.3 die entsprechenden Systemkonfigurationen und unter Kapitel 5 den Test und die Inbetriebnahme.

# 8.2 Anwendung als Single Board Computer (SBC)

Auf der Baugruppe befinden sich alle wesentlichen Teile eines Computers, die ein Rechner zum Betrieb benötigt. Die CPU8088 ist daher auch für Anwendungen interessant, bei welchen nur Minimalkonfigurationen verwendet werden: Bei Steuerungen.

Ein Beispiel für eine Steuerung sei hier kurz genannt: Mit dem SPS-Compiler können SPS-Programme komfortabel auf dem PC erstellt, simuliert und anschließend in ein EPROM gebrannt werden. Das EPROM wird dann auf die Baugruppe CPU8088 gesteckt. Eine eventuell benötigte Ein/Ausgabebaugruppe wird noch in den NDR-Bus gesteckt und schon kann die Steuerung in Betrieb genommen werden (z.B. Heizungssteuerung oder Regelung, Aufzugsteuerung, usw.).

# 9. Kritik, Verbesserungen

# 9.1 Verbesserungsvorschläge

Keine Baugruppe ist, wenn sie auf den Markt kommt, perfekt und hundertprozentig ausgereift. So wird es auch bei der CPU8088 noch Verbesserungen geben. Sollten Sie irgendwelche Ungereimtheiten in der Hardware oder Software (BIOS) feststellen, möchten wir Sie auf diesem Wege bitten, uns dies schriftlich und detailliert mitzuteilen. Wir werden uns dann bemühen, solche Vorschläge, wenn sie sinnvoll sind, bei einer Revisionsänderung mit aufzunehmen. Wir müssen Sie aber an dieser Stelle auch um Verständnis bitten, daß nicht sämtliche Anwenderwünsche, aufgrund wirtschaftlicher Überlegungen, berücksichtigt werden können.

# 9.2 Updates zum BIOS

Die Hauptänderungen im Bereich der CPU8088 wird es wohl beim BIOS geben. Hier werden natürlich immer neue Baugruppen angepaßt oder bereits bestehende Treiber für Baugruppen verbessert. Deshalb werden wir bei jeder Änderung des BIOS ein preiswertes Update anbieten. Dadurch haben Sie die Möglichkeit, relativ billig inuner auf dem neuesten Stand der Technik zu sein. Den Preis für das Update erfahren Sie aus einer aktuellen Preisliste.

## 9.3 Kritik

Dem Bausatz bzw. Fertiggerät lag eine Kritikkarte bei. Bitte senden Sie uns die ausgefüllte Kritikkarte an uns zurück. Sie helfen uns damit unsere Produkte noch besser zu machen und unseren Service noch besser zu gestalten. Wir wollen mit dieser Karte nicht auf Adressenfang gehen, sondern wirklich nur prüfen wie unsere Produkte bei unseren Kunden ankommen.

Für Fehlermeldungen und Verbesserungen, die dieses Handbuch betreffen, sind wir immer dankbar.


# 10. Bauclemente

# 10.1 TTL Baustein

# 10.1.1 74 LS 245

# 74LS245

B-fach Bus-Transceiver mit 3-state Ausgängen



# Function Table

ENABLE G	DIRECTION CONTROL DIR	OPERATION
L	L H	B data to A bus A data to B bus
н	×	Isolation

Typ. Impuls-

Verzögerungszeit: 20 ns

Typ. Versor-


gungsstrom:

75 mA

# 10.1.2 74 LS 322

# 74LS322

8-Bit Schieberegister mit "sign extend"



register S/P DO A/QA C/QC E/QE G/QG output clear GND enable enable

Wahrheitstabelle

	INPUT							INPUT/OUTPUT					OUTPUT
	9	1	2	18	19	8	11	4	16	5		13	QH'
0.5.5	L	Н	×	×	X	L	×	L	L	L.	****	L	L
CLEAR	L	×	Н	Х	X	L	×	L	L	L		L	L
HOLD	Н	Н	X	X	×	L	Х	QAC	QBO	QC	0	QHO	QHO
SHIFT	Н	L	H	H	L	L	1	DO	QAn	QB	n	QGn	QGn
REG	Н	L	Н	Н	Н	L	1	D1	QAn	QB	n	QGn	QGn
SIGN EX.	Н	L	Н	L	×	L	1	QAr	QAn	QB	n	QGn	QGn
LOAD	Н	L	L	×	×	×	+	a	ь	С		h	h

Max. garantierte Schiebefrequenz: 35 MHz

Typ. Leistungsaufnahme:

175 mW


Typ. Verzögerungszeit:

15 ns

10.1.3 74 LS 373

# 74 LS 273

8 - Bit D Register mit Clear



# Function Table:

Inputs			Output
Clear	Clock	D	Q
L	Х	х	L
H	Ť	Н	н
Н	Ŷ	L	L.
Н	L	Х	Q <sub>0</sub>

Typ. Impuls-

Verzögerungszeit: 17,5 ns

Typ. Leistungs-

aufnahme: 85 mW

# 10.2 PALs

#### 10.2.1 PAL1

```
gspc1;
Name
Partno
           011;
           06/30/88;
Date
Revision
           01;
Designer
           rdk;
Company
           rdk;
           ndrpc;
Assembly
Location
           U11:
/* Address select generation memory part
/* NDR PC
/*
.
/**************
/** Inputs **/
Pin 1
             = AI19
                                 /* Latched Adresses
Pin 2
             = AI18
                                 ·/*
Pin 3
             = AI17
             = AI16
Pin 4
Pin 5
             = AI15
                                 /*
                                 /* read strobe
Pin 6
             = nmrd
                                 /* write strobe
Pin 7
             = NMWR
                                 /* Interrupts from NDR BUS
Pin 8
             = NII1
Pin 9
             = NLI2
                                 /*
                          :
Pin 11
             = NII3
                          :
                                 /* additional Address 14
PIn 15
             = AI14
/** Outputs **/
                                 /* select RAM address range
Pin 12
             = NSELRAM
Pin 13
             = NSELROM
                                 /* select ROM address range
                          i
Pin 14
             = NSELMEM
                                 /* internal memory accessed
                          :
Pin 16
             = 01
                                 /* output ints for 8259
                                 /*
Pin 17
             = 02
                          ;
                                 /*
Pin 18

□ Q3
Pin 10 = GND;
Pin 20 = VCC;
/** Declarations and Intermediate Variable Definitions **/
/** Logic Equations **/
/* special range for memory: B0000-B3FFF, BC000-BFFFF (wwordstar etc) */
 /* gives a total of 32K */
 !NSELRAM = A119 & !A118 & A117 & A116 & (!A115 & !A114 # A115 & A114)
           & (!NMRD # !NMWR);
 !NSELROM = AI19 & AI18 & AI17 & AI16 & !NMRD; /* F000:0000 ... F000:FFFF wichtig 64k */
!NSELMEM = AI19 & IAI18 & AI17 & AI16 & (!AI15 & IAI14 # AI15 & AI14) /* RAM */
# AI19 & AI18 & AI17 & AI16 ; /* internal EPRCM , no strobes here */
!01 = NII1; /* just invert signals */
102 = NII2;
103 = NII3;
```

# 10.2.2 PAL2

```
Name
              gspc2;
Partno
              Ŭ13;
Date
              06/30/88;
Revision
              01:
              rdk;
Designer
              rdk;
Company
Assembly
             ndrpc;
Location
              U13:
/**************
/* Address select generation io part
/* NDR PC
_
/********************************
/* Allowable Target Device Types: 16L8
/** Inputs **/
Pin 1
                = AI9
                                        /* Latched Adresses
Pin 2
                = AI8
Pin 3
                = AI7
Pin 4
                = AI6
Pin 5
                = AI5
Pin 6
                □ AI4
Pin 7
                = AI3
Pin 8
                = NIORD
                                            read io
Pin 9
                = NIOWR
                                        /* write io
/** Outputs **/
Pin 12
                □ NSELIO
                                        /* select IO internal O..FF
                                        /* B259
Pin 13
                □ NSINT
Pin 14
                                        /* 8253
                = NSTIM
Pin 15
                = NSPIO
                                        /* 8255
Pin 16
                = NSNMI
Pin 10 = GND;
Pin 20 = VCC;
/** Declarations and Intermediate Variable Definitions **/
/** Logic Equations **/
!NSELIO = !AI9 4 !AI8; /* select whole range 0..FF to be internal no strobe */
INSINT = !A19 & !A16 & !A17 & !A16 & A15 & (!NIORD # !NIOWR); /* range 20h..3fh */
!NSINT = !A19 & !A18 & !A17 & |A16 & !A15 & (!NIORD # !NIOWR); /* range 40h..5fh */
!NSPIO = !A19 & |A18 & !A17 & A16 & A15 & (!NIORD # !NIOWR); /* range 60h..7fh */
!NSNMI = !A18 & !A18 & A17 & !A16 & A15 & !NIOWR; /* range a0h..bfh */
```

## 10.2.3 PAL3

```
Name
           gape3;
Partno
           Ďlď;
Date
           12/10/88;
          03;
Revision
Designer
          rdk:
Company
           rdk;
Assembly
          ndrpe;
Location
          U14;
/* NDR BUS INTERFACE
/* NDR PC rev fuer externes BIOS, CGA etc.
/*
/**************
/* Allowable Target Device Types: 16L8
/** Inputs **/
Pin 1
            = MMRD
                                /* memory read
Pin 2
            = NMWR
                                /* memory write
Pin 3
             - NICRD
                                /* io read
Pin 4
            - NIOWR
                                /* io write
                                /* adr internal memory
Pin 5
             - NSELNEM
Pin 6
            - NSELIO
                                /* adr internal io
Pin 7
             = DEN
                                /* buffer enable strobe
                         ;
Pin 8
            - NSPNRN
                                /* int controller strobe
                         ï
Pin 9
            = RES
                                /* reset signal
/** Outputs **/
Pin 12
            = NRD
                                /* NDR BUS read
                                /* NDR BUS write
/* NDR BUS io request
Pin 13
             = NWR
                         :
Pin 14
            = NIORO
                                /* NDR BUS memory request
Pin 15
             = NMREQ
Pin 16
             = NRESET
                                /* negative reset
Pin 17
            = NSEL
                                /* buffer enable signal
Pin 19
            = BANKEN
                         ;
                                /* Enable on external memory adr
Pin 10 = GND;
Pin 20 = VCC:
/** Declarations and Intermediate Variable Definitions **/
/** Logic Equations **/
INRD = INIORD & HSELIO # INMRD & HSELMEN;
INDER = INIOHR & MSELIO # | NAMER ; /* rev 3.0 wr nicht mehr mit SELMEM verkn. */
INIONG = INIOND & MSELIO # INIONR & MSELIO;
|NMREQ = |NMRD # |NMWR; /* used for refresh in NDR BUS no masking */
INRESET = RES;
| NSEL = DEN & MSPNEN & (NSELIO # (NIORD & NIONR)) & (NSELMEM # NARD); /* rev 3.0, no wr */
| BANKEN = NMRD & NMWR; /* always low if not external memory selected (due to dyn256k) */
```

# 10.2.4 PAL4

```
Name
           gspc5;
Partno
          Ũ18;
           07/07/88:
Date
Revision
           01;
Designer
          rdk;
          rdk;
Company
Assembly
           ndrpc;
Location
           U18:
/********************
/* Wait state generation
/* NDR PC
/*
·
/***********************************
/* Allowable Target Device Types: 16R4
/** Inputs
Pin l
            = PCLK2
                                   clock
                               /* read memory
Pin 2
             = NMRD
                        ;
                               /* write memory
Pin 3
             = NMWR
                        ;
                               /* read io
Pin 4
            = NIORD
                        ;
                               /* write io
P( )5
            = NIOWR
                        ;
                               /* select memory
Pin 6
            = NSELMEM
                               /* select io
Pin 7
            = NSELIO
                        ;
Pin 8
            = NWAIT
                               /* wait from ndr bus
Pin 11
            = GND2:
/** Outputs **/
                               /* latch intern
Pin 14
            = 01
                               /* latch intern
Pin 15
            = Q2
                               /* latch intern
Pin 16
            = Q3
                               /* latch intern
Pin 17
            = 04
                        į
                               /* read output to 8284
Pin 19
            = RDY
Pin 10 = GND;
Pin 20 = VCC;
/** Declarations and Intermediate Variable Definitions **/
/ Logic Equations **/
!Q1.d = !NMRD # !NMWR # !NIORD # !NIOWR;
102.d = 101 & (!NMRD # !NMWR # !NIORD # !NIOWR); /* go to high immed. 1clk */
!RDY = !NWAIT # Q2 & (!NIORD # !NIOWR)
                                                 /* IO is always slower */
             # Q1 & NSELMEM & (!NMRD # !NMWR);
                                                 /* for external ROM/RAM */
/* ready only after delay and wait high, no access then ready high */
```

#### 10.2.5 PAL5

```
Name
           gspc4;
Partno
           017;
           06/30/88;
Date
Revision
           01;
Designer
           rdk:
Company
           rdk;
Assembly
           ndrpc;
Location
           U17;
/* Keyboard select logic
/***********
/* Allowable Target Device Types: 16V8
/***********************
/** Inputs **/
             = PCLR2
Pin 1
                                      clock
                                 /* from 8255
Pin 2
             = PB7
Pin 3
             = PB6
Pin 4
             = NINTD
                                 /* from Latch
Pin 5
             = INT
                                  /* from FPU
Pin 6
             = SPKDTA
                                 /* from 8255
Pin 7
             = TC2
                                 /* from 8253
             = JUMPER
Pin 8
                                 /* enable FPU
                                 /* latch for enable NMI
Pin 9
             = ENNMI
Pin 11
             = GND2:
/** Outputs **/
Pin 12
             = NCLRPB7
                                  /* internal
Pin 13
             = KBDCLK
                                 /* keyboard clock
Pin 14
             = nc
Pin 15
             □ OINTER
                                  /* latch intern
Pin 16
             = KCLKOUT
                                  /* keyboard clock out
                                 /* load speaker connection
Pin 17
             = SPEAKER
              = KBDDTA
                                  /* output to keyboard data
Pin 18
                                  /* output to CPU NMI
Pin 19
              = NMI
Pin 10 = GND;
Pin 20 = VCC:
/** Declarations and Intermediate Variable Definitions **/
/** Logic Equations **/
!NMI = !(!JUMPER & INT & ENNMI); /* NMI only if all enabled */
!NCLRPB7 = PB7; /* just invert */
!KBDCLK = !PB6; /* open collector */
KBDCLK.oe = !PB6;
!QINTER.d = !KBDCLK; /* read external clock also */
!KCLKOUT.d = QINTER;
!KBDDTA = !NINTD; /* open collector */
KBDDTA.ce = !NINTD;
!SPEAKER = ! (SPKDTA & TC2);
```

# 10.3 Bausteine der Intel-82xx-Reihe

# 10.3.1 8253


# intel

# 8253/8253-5 PROGRAMMABLE INTERVAL TIMER

- MCS-85™ Compatible 8253-5
- m 3 Independent 16-Bit Counters .
- DC to 2.6 MHz
- Programmable Counter Modes
- **■** Count Binary or BCD
- Single +5V Supply
- Available in EXPRESS
  - Standard Temperature Range Extended Temperature Range

The Intel® 8253 is a programmable counter/timer device designed for use as an Intel microcomputer peripheral. It uses NMOS technology with a single +5V supply and is packaged in a 24-pin plastic DIP.

It is organized as 3 independent 16-bit counters, each with a count rate of up to 2.6 MHz. All modes of operation are software programmable.



CPU 8088

10.3.2 8255

# intel

# 8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
  - Standard Temperature Range
     Extended Temperature Range
- 40 Pin DIP Package or 44 Lead PLCC (See Intel Packaging: Order Number: 231359)

The Intel 8255A is a general purpose programmable I/O device designed for use with Intel microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1, 8255A Block Diagram

CPU 8088

#### 10.3.3 8259

# intel

# 8259A PROGRAMMABLE INTERRUPT CONTROLLER (8259A/8259A-2/8259A-8)

- 8086, 8088 Compatible
- m MCS-80°, MCS-85° Compatible
- **■** Eight-Level Priority Controller
- Expandable to 64 Levels
- Programmable Interrupt Modes
- Individual Request Mask Capability
- Single +5V Supply (No Clocks)
- m 28-Pin Dual-In-Line Package
- Available in EXPRESS
  - Standard Temperature Range
  - Extended Temperature Range

The Intel 8259A Programmable Interrupt Controller handles up to eight vectored priority interrupts for the CPU. It is cascadable for up to 64 vectored priority interrupts without additional circuitry. It is packaged in a 28-pin DIP, uses NMOS technology and requires a single +5V supply. Circuitry is static, requiring no clock input.

The 8259A is designed to minimize the software and real time overhead in handling multi-level priority interrupts. It has several modes, permitting optimization for a variety of system requirements.

The 8259A is fully upward compatible with the Intel 8259. Software originally written for the 8259 will operate the 8259A in all 8259 equivalent modes (MCS-80/85, Non-Buffered, Edge Triggared).




Figure 1. Block Diagram

CPU 8088 -

10.3.4 8284

Preliminary

# SAB 8284B, SAB 8284B-1 Clock Generator and Driver for SAB 8086 Family Processors

- 30% Less Power Supply Current than Standard SAB 8284A, SAB 8284A-1
- Generates the System clock for SAB 8086 and SAB 8088 Processors: upto 8 MHz with SAB 8284B
   upto 10 MHz with SAB 8284B-1
- Uses a Crystat or a TTL Signal for frequency Source upto 30 MHz
- Provides Synchronization for Synchronous and Asynchronous READY Signals
- 18-Pin Package
- Single +5V Power Supply .
- Generates System Reset Output from Schmitt Trigger Input
- Capable of Clock Synchronization with Other SAB 8284Bs
- Pin Names Figure 1 Pin Configuration Connections for crystal F/C Clock source select EFI External clock input ПVcc CYSNC 1 18 CSYNC Clock synchronization input ASYNC 17 ⊟x₁ Ready synchronization select RDY, AEN, [ ۵×ړ ROY, Ready signal 15 ASYNC AEN, ROY, Address enabled qualifiers for RUY. AEN, SAB 14 DEFI READY 🔲 5 82648 RES 13 🗀 F/C RDY<sub>2</sub> 6 RESET Synchronized reset putput 12 🗆 OSC osc Oscillator output RES CLK [ CLK MOS Clock for the processor GND [ 10 RESET PCLK TTL Clock for peripherals READY Synchronized ready output  $v_{ct}$ Power Supply (+5V)




SAB 8284B is a bipotar clock generator/driver designed to provide clock signals for SAB 8086 and SAB 8088 processors and peripherals. It stocontains READY logic for operation with two bus systems and provides the processor required. READY synchromization and tinning. Hospitogo, with hysteriosis and synchromization is also provided. This device is fabricated in a fast hippian ASBC [Advanced Standard Buried Collision) process of Simmers.

Ground (OV)

847

CPU 8088



# SAB 8288A Bus Controller for SAB 8086 Family Processors

- Fully compatible with SAB 8288
   40% Lasy Power Supply Current
- 40% Loss Power Supply Current than Standard SAB 8288
- Bipolar Drive Capability
- Provides Advanced Commands
- Provides Wide Flexibility
   in System Configurations
- 3-State Command Output Drivers
- . Configurable for Use with an I/O Bus
- Facilitates Interface to One or Two Multi-Master Busses

Pin Configuration	1		Pin Names	
			\$ - \$.	Status
	•		CLK	Clock
			ALE	Adress Latch Enable
			DEN	Data Enable
E.	~ <u>~</u>		DT/R	Data Transmit/Receive
108 🔲 1		20 D VCC	ÄEN	Address Enable
ak 🗆 2		19 🗆 📆	CEN	Command Enable
₹, 🗆 3		18 🗆 🕏 .	IOR	Input/Output Bus Mode
DT/Ř 🔲 4		17 MCE/PDEN	AIOWC	Advanced I/O Write
ALE 🗆 5	SAB	16 DEN	IOWC	I/O Write
ÃÊÑ □ 6	8288A	15 CEN	IORC	I/O Read
MRUC [ 7		14 JIÑIÁ	AMWC	Advanced Memory Write
AMVÆ □ 8		13 🗀 108C	MWTC	Memory Write
NWIG [_] a		12 ANONC	MRDC	Memory Read
CMD ☐ 10		II DIOWC	INTĀ	Interrupt Acknowledge
<u> </u>			MCE/PDEN	Master Cascade/Peripheral Data
		•	Vec	Power Supply ( + 5V)
			GND	Ground (0V)



SAB 8288A Bus Controller is a 20-pm topular component for use with medium-to large SAB 80186, SAB 80188, SAB 8086 and SAB 8088 processing systems. The bus controller provides command and control toning generation as well as implay bus drive capability while optimizing system performance.

A strapping option on the bus controller configures it for use with a multi-master system bus and separate I/O bus.

This device is labricated in a fast hipotar ASBC (Advanced Standard Buried Collector) process of Siemens.

869

# 10.4 Prozessor 8088

# NEC

#### μPD70108 (V20") 8/16-BIT HIGH-PERFORMANCE **CMOS MICROPROCESSOR**

#### Description

The uPD70108 (V20) is a CMOS 16-bit microprocessor with internal 16-bit erchitecture and an 8-bit external data bus. The µPO70108 instruction set is a superset of the µPD8086/8088; howaver, macmonics and execution times are different. The µPD70108 additionally has a powerful instruction set Including bit processing, packed BCD operations, and high-speed multiplication/ division operations. The pPD70108 can also execute the entire 8080 instruction set and comes with a standby mode that significantly reduces power con-sumption. It is software-compatible with the µPD70116 16-bit microprocessor.

#### Features

- ☐ Minimum Instruction execution time: 250 ns (SHM 8 In)
- ☐ Maximum addressable memory: 1 Mbyte
- Abundant memory addressing modes
- □ 14 x 16-bit register sot 101 instructions
- Instruction set is a superset of µPD8086/808B
- instruction set
- D Sit, byle, word, and block operations
- ☐ Bit field operation Instructions
  ☐ Packed BCD Instructions
- Multiplication/division Instruction execution
- time: 4 ps to 6 ps (at 8 MHz)

  : O High-speed block transfer instructions: 1 Mbylo/s (at 8 MHz)
  - ☐ High-speed calculation of effective addresses: 2 clock cycles in any addressing mode
  - ☐ Maskable (INT) and nonmaskable (NMI) interrupt inputs

    [] [EEE-796 bus compatible interface
  - ☐ 8080 emulation mode
  - ☐ CMOS technology
  - ☐ Law-power consumption
  - Caw-power slandby mode


  - ☐ Single power supply ☐ 5 MHz, 8 MHz or 10 MHz clock

#### Ordering Information

Part Humber	Packaga Typa	Men Fraguency of Operation
P070108C-5	40-pin plastic DIP	S MHz
#2010106C-8	40-pin plastic DIP	9 KH1
PO7010ED-5	43-pin ceramic CCP	5 MHz
µP0701060-8	40-pin ceramic DIP	I KKI
µ₽0701080-10	40-pin ceramic DIP	SHW OF
₽070108G-5	52-per plastic flat pack	\$ KHZ
µ₽070108G-8	52-pe plastic flat pack	S MHZ
µPD70108L+S	44-pin PLCC	5 MHz
₽PD7010EL-8	44-pin PLCC ,	SHM &

#### Pin Configurations


# 40-Pin Plastic DIP/Cerdip




# NEC

# Pin Configurations (cont)

44-Pin Plastic Leadless Chip Carrier (PLCC)



52-Pin Plastic Flat Pack



Pin Identification


Ermbet	Birection	faction
ic.		Internally connected
A14 - Ag	Out	Address bus, middle tuts
AD7 - AD9	te/Out	Address/data bus
KVI	-	Honmaskable interrupt
·		input
INT	la	Maskable interrupt imput
CLK	te	Clock Input
CNO		Ground parential
RESET	la	Reset imput
READY	la	Ready input
POLL :	la	Poli input
RETAR (OS)	Dut	Interrupt acknowledge output (queue status bit 1
		eviputi
ASTB (OSo)	Out	Address strape ourput
		(queve status b4 0 output)
BUFEN (BS <sub>O</sub> I	Del	Buffer enable output (bus status bil 0 output)
BUFR/W (BS <sub>1</sub> )	Dyl	Buller read/write ovipul
10/M (BS <sub>2</sub> )		(bus status bit 1 output)
101M (825)	Qui	Access is I/O or memory (but status bit 2 output)
WA (BUSLOCK)	Out	Write strake output (bus
		lock sulpul)
HLOAK (ŘOJÁL)	Out	Holdach no wiedge output
	(In/Dul)	(but held request
		inpullacknowledge
HLORG (ROZATA)	fa	Hold request input (but hele
· ·	(M/Out)	request input/act newledge
		output C)
ŔĎ.	Out	Read strabe output
ระเรี	h	Small-scale/large-scale system input
LB20 (HIGH)	Out	Latched bus status output 0
		(always high in large-scale sustems)
AMIPS)	Dut	Address bus, high bits or
A <sub>18</sub> /PSg	<b>W</b>	processor status output
A15	Oct	Address bus bil 15
Ypo		Power supply

Notes: 116 about the deposited to proved

Where pins have different functions in small- and large scale systems, the large-scale system pin symbol and

Unused input pins should be field to ground or Yop to





- CPU 8088 ·



#### Pin Functions

Some pins of the µPD70108 have different functions, according to whether the microprocessor is used in a small, or large-scale system. Other pins function the same way in either type of system.

# A<sub>15</sub> - A<sub>8</sub> [Address Bus]

For small- and large-scale systems

The CPU uses these pins to output the middle 8 bits of the 20-bit address data. They are litrer-state outputs and become high impedance during hold acknowledge.

# AD7 - AD0 |Address/Data Bus|

For small- and large-scale systems

The CPU uses these pins as the time-multiplexed address and data bus When high, an AD bit is a one, when high, an AD bit is a zino. This bus contains the lower 8 bits of the 20-bit address during T1 of the bus cycle and is used as an 8-bit data bus during T2, T3, and T4 of the bus cycle.

Sixteen-bit data I/O is performed in two steps. The tow byte is sent first. followed by the high byte. The address/data bus is a three-state bus and can be at a high or low level during standby mode. The bus will be high impedance during hold and interrupt in eknowledge.

## NMI [Nonmaskable Interrupt]

For small- and large-scale systems

This pin is used to input nonmaskable interrupt requests. NMI cannot be masked by software. This input is positive edge triggered and must be held high for live clocks to guarantee recognition. Actual interrupt processing begins, however, after completion of the instruction in progress.

The contents of interrupt vector 2 determine the starting address for the interrupt-servicing routine. Note that a hold request will be accepted even during NMI acknowledge.

This interrupt will cause the µPD70108 to exit the standby mode

#### (NT [Maskable Interrupt]

For small- and large-scale systems

This pin is an interrupt request that can be masked by software

INT is active high level and is sensed during the last clock of the instruction. The interrupt will be accepted if the interrupt enable flag IE is set. The CPU outputs the INTAK signal to inform external devices that the interrupt request has been granted. INT must be asserted until the interrupt acknowledge is returned.

If NMI and INT interrupts occur at the same time, NMI has higher priority than INT and INT cannot be

accepted. A hold request will be accepted during IMF acknowledge.

This interrupt causes the *p*PD70108 to exit the standby mode.

#### CLK [Clock]

Fee small- and large-scale systems

This pin is used for external clock input

#### RESET [Reset]

For small- and large-scale systems

This pin is used for the CPU reset signal. It is an active high level, input of this signal has priority over all other operations. After the reset signal input inturns to a lukelivel, the CPU begins execution of the program starting at address FFFF04.

In addition to causing normal CPU start, RESET input will cause the  $\rho PD70108$  to exit the standby mode

#### READY (Ready)

For small- and large-scale systems

When the memory or I/O device being accessed cannot complete data read or write within the CPU basic access time, it can generate a CPU wait state (Tw) by setting this signal to inactive flow fevel) and requesting a rend/write cycle delay.

If the READY signal is active (high level) during either the T3 or Tw state, the CPU will not generate a wait state.

# POLL (Poll)

For small- and large-scale systems

The CPU checks this input upon execution of the PULL instruction If the input is low, then execution continues If the input is high the CPU will check the POLL input every five clock cycles until the input becomes low again.

The POLL and READY functions are used to synchronize GPU program execution with the operation of external devices.

#### RD (Read Strobe)

For small- and large-scale systems.

The CPU outputs this strobe signal during data read from an I/O device or memory. The IO/M signal is used to select between I/O and memory.

The three-state output is held high during standby mode and enters the high-impedance state during hold acknowledge.

# S/LG [Small/Large]

For small- and large-scale systems

This signal determines the operation mode of the CPU. This signal is fixed at either a high or low level. When

this signat is a high level, the CPU will operate in smallscale system mode, and when low, in the large-scale system mode. A small-scale system will have at most one bus master such as a DMA controller device on the bus. A large-scale system can have more than one bus master accessing the bus as well as the CPU.

# INTAK (Interrupt Acknowledge)

For small-scale systems.

The CPU generates the INTAK signal low when it accepts an INT signal.

The Interrupting device synchronizes with this signal and outputs the interrupt vector to the CPU via the data bus  $(AO_7-AO_6)$ .

#### ASTB [Address Strobe] for small-scale systems.

The CPU outputs this strobe signal to tatch address information at an external fatch.

ASTB is held at a tow level during standby mode and hold acknowledge.

# BUFEN (Buffer Enable)

For small-scale systems.

This is used as the output enable signal for an external bidirectional butter. The CPU generates this signal during data transfer operations, with external money or 110 devices or during input of an interrupt vector.

This three-state output is held high during standby mode and enters the high-impedance state during hold acknowledge.

#### BUFR/W [Buller Read/Write]

## For small-scale systems.

The output of this signal determines the direction of data transfer with an external bidirectional buffer. A majo output causes transmission from the CPU to the external device; a low signal causes data transfer from the external device to the CPU.

RUFR/W Is a three-state output and becomes high impedance during hold acknowledge.

## IO/M [IO/Memory]

or small-scale systems.

"No CPU generates this signal to specify either I/O excessor memory access. A high-level output specifies in 2 and a low-level signal specifies memory.

"O'U's output is three state and becomes high moredance during hold acknowledge.

# WR [Write Strobe]

The CPU generales this strobe signal during data write to an I/O device or memory. Selection of either I/O or memory is performed by the IO/M signal.

This three-state output is held high during standby mode and enters the high-impedance state during hold acknowledge.

# HLDAK [Hold Acknowledge] For small-scale systems.

The HLDAK signal is used to indicate that the CPU accepts the hold request signal (HLDRD). When this signal is a high level, the address bus, address/databus, and the control lines become high impedance.

#### HLDRO [Hold Request] For small-scale systems.

This input signal is used by external devices to request the CPU to release the address bus, address/data bus, and the control bus.

#### LBS<sub>0</sub> [Latched Bus Status 0] For small-scale systems.

The CPU uses this signal along with the IO/M and BUFRW signals to inform an external device what the current bus cycle is.

Ä	BUINT	LES	See Cycle
,	•	0	Program fetch
,	0	•	Memory read : .:
1	1	0	Memory write -
,	1	1	Passive state
1	0	•	Interrupt acknowledge
1	•	1	LFO read
ı	-,-	0	1/0 write .
,	1	- 1	Malt

A19/PS3 - A16/PS0 [Address Bus/Processor Status] For small- and large-scale systems.

These pins are time multiplexed to operate as an address bus and as processor status signals.

When used as the address bus, these pins are the high 4 bits of the 20-bit memory address. During I/O access, all 4 bits output data 0.

The processor status signals are provided for both memory and I/O use. PS3 is always 0 in the native mode and 1 in 8080 emulation mode. The interrupt enable (log (IE) is pin on pin PS2. Pins PS, and PS, indicate which memory segment is being accessed.

•	4,1/751	A <sub>15</sub> /PS <sub>6</sub>	Segment	
•	0	0	Dasa segment 1	
•	.0	1	Stack segment	
•	- 1	ō	Program segment	
•	1	1	Qata segment 0	

The output of these pins is three state and becomes high impedance during hold acknowledge.

QS<sub>1</sub>, QS<sub>0</sub> (Queue Status) For large-scale systems

The CPU uses these signals to allow external devices, such as the Illusting-point arithmetic processor chip. (uPD72091) to monitor the status of the internal CPU instruction queue

QS,	94	Instruction Quave Status
0	0	HGP (queue does not change)
0	1	First byte al instruction
1	0	Flush queue
•	i	Subsequent bytes of instruction

The instruction queue status indicated by these signals is the status when the execution unit (EXU) accesses the instruction queue. The data output from these pins is therefore valid only for one clock cycle immediately following queue access. These status signals are provided so that the floating-point processor chip can monitor the CPU's pragram execution status and synchronize its operation with the CPU when control is passed to it by the FPO (Floating Point Operation) instructions

BS2 - BS0 [Bus Status] For large-scale systems.

The CPU uses these status signals to allow an external bus controller to monitor what the current bus cycle is The external bus controller decodes these signals and

generates the control signals required to perform access of the memory or I/O device

857	85,	150	But Cycle
0	0	0	interrupt acknowledge
0	.0	1	1/0 read
0		0	1/0 write
0	1	1	Hall
1	0	0	Program letch
1		1	Memory read
1	1	0	Memory write
1	1	1	Passive state

The output of these signals is three state and become high impedance during hold acknowledge

BUSLOCK |Bus Lock)

For large-scale systems

The CPU uses this signal to secure the bus with executing the instruction immediately following the BUSLOCK prefix instruction, or during an interrup acknowledge cycle. It is a status signal to the other but masters in a multiprocessor system, inhibiting then from using the system bus during this time

The output of this signal is three state and become high impedance during hold acknowledge BUSLOCis high during standby mode except if the HALL instruction has a BUSLOCK prefix.

RO/AK1, RO/AKp (Hold Request/Acknowledge) For large-scale systems

These pins function as bus hold request inputs (AG and as bus hold acknowledge outputs [AR] RO AK has a higher priority than RO/AK.

These pins have three-state outputs with on-chip pulup resistors which keep the pin at a high level when the output is high impedance

Voo [Power Supply] For small- and large-scale systems

This pin is used for the +5 V power supply

GND (Ground)
For small- and large-scale systems

This pin is used for ground

IC [Internally Connected]
This pin is used for tests performed at the factory b, NEC. The µPO70108 is used with this pin at ground



Absolute Maximum Ratings

TA = +25°C	
Fewer supply vollage, VCO	-0.5 V to +7.0 V
Fawer dissignion, POWAY	05 W
kroet verrage. Vi	-05 Y ta Y <sub>00</sub> + 03 Y
CLK input voltage, Vg	-0.5 V to V <sub>00</sub> + 1.0 V
Output vollage, Vg	-05 Y to Y <sub>00</sub> + 03 Y
Operating lamperature, Topy	-40°C 10 +85°C
Starage temperature, TSTS	-65°C to +150°C

Comment: Exposing the device to sivesses above those listed in Absoncte Maximum Ralings count cause permanent damage. The derices is not meant to be operated under conditions durised the limits described in the operational sections of their specification. Exposure to assolute maximum rating conditions for extended periods may affect device reliability.

Capacitance

		U	nits		Test
Personaler	Symbol	Mie.	Mes	Uut	Canditoens
inpul capacitance	G		15	ţf	to = 1 MHz Unmeasured pins
I/O capacitance	C <sub>NO</sub>		15	ţf	returned to 0 V

DC Characteristics µPD70100-5, T<sub>A</sub> = -40°C to +85°C, V<sub>DD</sub> = +5 V ± 10% µPD70106-6, µPD70108-10, T<sub>A</sub> = -10°C to +70°C, V<sub>CD</sub> = +5 V ± 5%

		Lienits				Test
Parameter	Symbol	Min	Тур	Man	DMI	Canditions
Isput vollage high	Vote	22		Vgg - 03	٧	
Input voltage low	V <sub>IL</sub>	-05		0.8	V	
CLX input voltage high	Vate	39		V20 - 10	٧	
CLX urput voltage low	VAL	-05		0 6	٧	
Cutput voltage high	VoH	07 x Y22			٧	شر 600 = -400 يش
Curput voltage low	VOL			0.4	Y	tot = 25 mA
Input leakage current high	Ļы		_	10	μλ	V <sub>t</sub> = V <sub>20</sub>
lagut leakage current low	Lц			-10	Au	V. = 0 V
Curput leavage current high	N <sub>C</sub> OH			10	44	AO = ACC
Output leakage current faw	l;o.			-10	غير	V0 = 0 V
		70108-5	30	60	A.m	Normal operation
		\$ MHz	5	10	mΑ	Standby mode
Supply current	t <sub>aa</sub>	70:CS-8	45	60	nA.	Normai aperation
•		8 MHZ	6	12	m4	Standby made
		70103-13	63	100	Am	Marrial aperation
		3HM 01	1	16	m4	Siancos mace



#### Register Configuration

#### Program Counter (PC)

The program counter is a 16-bit binary counter that contains the segment offset address of the next instruction which the EXU is to execute

The PC increments each time the microprogram fetches an instruction from the instruction given A new location studies foaded into the PC each time a branch, call, return or break instruction is executed. At this lime, the contents of the PC are the same as the Pcefetch Pointer (PPP).

#### Prejetch Pointer (PFP)

The prefetch pointer (PEP) is a 16-bit binary counter which contains a segment offset which is used to calculate a program memory address that the bus control unit (BCU) uses to prefetch the next byte for the situation of use. The contents of PEP are an offset from the PS (Program Segment) register.

The PFP is incremented each time the BCU prefetches an instruction from the program memory. A new location will be loaded who the PFP whenever a branch, call, return, or break instruction is executed. At that time the contents of the PFP will be the same as those of the PC (Program Counter).

#### Segment Registers (PS, SS, DS<sub>0</sub>, and DS<sub>1</sub>)

The memory addresses accessed by the #PD70108 are divided into 64K-hyle logical segments. The starting (base) address of each segment is specified by a 15-b segment register, and the offset from this starting address is specified by the contents of another register or by the effective address.

These are the four types of segment registers used

Segment Rogister	Between Officer		
PS (Pregram Segment)	FIF		
SS (Stack Segment)	SP, effective address		
DSg (Dala Segment 0)	IX effective affress		
DS, (Data Segment 1)	או		

General-Purpose Registers [AW, BW, CW, and DW]. There are four 16-bit general-purpose registers. Each can be used as one 16-bit register or as Iwa 8-bit registers by dividing them into their high and low bytes (AH, AL, BH, BL, CH, CL, DH, DL).

Each register is also used as a default register for processing specific instructions. The default assignments are

AW Word multiplication/division word 1/O data conversion

- At Byte multiplication/division, byte I/O, BCD totation, data conversion, translation
- AH Byte multiplication/division
- BW Translation
- CW Loop control branch, repeat prefix
- CL Shift instructions, rototation instructions, BCD operations
- DW Word multiplication/division, indirect addressing I/O

#### Pointers (SP, BP) and Index Registers (IX, IY)

These registers serve as base pointers or index registers when accessing the memory using based addressing indexed addressing, or based indexed addressing.

These registers can also be used for data transfer and arithmetic and logical operations in the same manner as the general-purpose registers. They cannot be used as 8-bit registers.

Also, each of these registers acts as a default register for specific operations. The default assignments are

- SP. Stack operations
- IX Block transfer (source), BCD string operations
- ly Block transfer (destination), BCD string operations

#### Program Status Word (PSW)

1 1

The program status word consists of the following sir status and four control flags:

# Status Flags Control Flags

- V (Overflow)
   MD (Mode)
   S (Sign)
   DIR (Direction)
- Z (Zoro) IE (Interrupt Enable)
   AC (Auxiliary Carry) BRK (Break)
- P (Panty)
- CY (Carry)
- When the PSW is pushed on the stack, the word image of the various flags are as shown here.

PSW 15 14 13 17 11 10 8 8 7 5 5 4 3 2 1 0

DIBSTOADFIC

The status flags are set and reset depending upon the result of each type of instruction executed.

Instructions are provided to set, reset, and complement the CY flag directly

Other instructions set and reset the control flags are control the operation of the CPU

# NEC

## μPD70108 (V20)

#### **Kigh-Speed Execution of Instructions**


This section highlights the major architectural features that enhance the performance of the  $\mu\text{PD70108}$ .

- Dual data bus in EXU
- Effective address generator
- 16/32-bit temporary registers/shifters (TA, TB)
- 16-bit loop counter
   PC and PFP

#### **Duel Data Bus Method**

To reduce the number of processing steps for instruction execution, the dual data bus method has been adopted for the #PD70108 (figure 1). The two data buses (the main data bus and the subdata bus) are both 16 bits wide. For addition/subtraction and logical and comparison operations, processing time has been speeded up some 30% over single-bus systems.

Figure 1. Dual Data Buses



#### Example

ADD AW, BW ; AW -- AW + BW Single Bus Dust Bus

Step 1 TA -- AW TA -- AW, TB -- BW
Step 2 TB -- BW AW -- TA + TB

Step 3 AW - TA + TB

#### Effective Address Generator

This circuit (figure 2) performs high-speed processing to calculate effective addresses for accessing memory

Calculating an effective address by the microprogramming method normally requires 5 to 12 clock cycles. This circuit requires only two clock cycles for addresses to be generated for any addressing mode. Thus, processing is several times laster.

Figure 2. Effective Address Generator



#### 16/32-Bit Temporary Registers/Shillors (TA, TB)

These 16-bit temporary registers/shifters [TA, TB) are provided for multiplication/division and shift rotation instructions.

These circuits have decreased the execution time of multiplication/division instructions. In fact, these instructions can be executed about four times faster than with the microprogramming method.

TA + TB: 32-bit temporary register/shifter for multiplication and division instructions.

TB 16-bit temporary register/shifter for shift-rotation-instructions

# NEC

#### µPD70108 (V20)

#### Loop Counter (LC)

This counter is used to count the number of limps for a primitive block transfer instruction controlled by a repeal prefix instruction and the number of shifts that will be performed for a multiple bit shift/totalion instruction.

The processing preformed for a multiple hily otation of a register is shown below. The average speed is approximately doubled over the microprogram method

#### Example

HORC AW.CL .CL - 5

Microprogram method LC method

8 + (4 x 5) = 28 clocks 7 + 5 = 12 clocks

Program Counter and Prefetch Pointer [PC and PFP] The preforation microprocessor has a program counter, PCO which addresses the program memory location of the instruction to be necutied next, and a prefetch pointer [PFP], which addresses the program memory location to be accessed next. Both functions are provided in hardware. A time saving of several clocks screalized for branch, call, return, and bresh instruction execution, compared with microprocessors that have only on instruction printer.

#### **Enhanced Instructions**

In addition to the  $\mu\text{PD8088/86}$  instructions, the  $\mu\text{PD70108}$  has the following enhanced instructions

Instruction	function
PUSH imm	Pusnes immediate data onto stack
CUSH A	Pushes 8 general registers onto stack
POP A	Poes 8 general registers from stack
M'JL I'mm	Executes 16-bit multiply alregister or memory contents by immediate data
SHL mark SHR (mark SHRA (mark ROL (mark ROL (mark ROLC (mark RORC (mark	Smits frotates register as memory by immediale value
CHYINO	Checks array index against designated boundaries
INV	Moves a string from an I/O port to memory
MIUO	Moves a siring from memory to an I/O port
PPEFARE	Allocales anarea for a stack frame and copies previous frame pointers

#### Enhanced Stack Operation Instructions

#### PUSH Imm

This instruction allows immediate data to be pushed onto the stack

#### PUSH R/POP R

These instructions allow the contents of the eight general registers to be pushed anto or popped from the stack with a single instruction.

#### Enhanced Multiplication Instructions

#### MUL reg16, Imm15/MUL mem16, Imm16

These instructions allow the contents of a register or memory location to be 1G-bit multiplied by immediate data.

#### **Enhanced Shift and Rotate Instructions**

#### SKL reg, Imm8/SKR reg, Imm8/SHRA reg, Imm8

These instructions allow the contents of a register to be shifted by the number of bits defined by the immediate data.

#### ROL reg, Imm8/ROR reg, Imm8/ROLC reg, imm8/ RORC reg, imm8

These instructions allow the contents of a register to be rotated by the number of bils defined by the immediate

#### Check Array Boundary Instruction

#### CHKIND reg 16, mem32

This instruction is used to verily that inder values pointing to the elements of an array data structure are within the defined range. The lower firm of the array should be in memory location mem32, the upper firmt in mem32 + 2. If the index value in reg 16 is not between these limits when CHKIND is executed, a BRK 5 will occur. This causes a jump to the location in interrupt vector 5.

#### Block I/O Instructions

#### OUTM DW, src-block/INM dst-block, DW

These instructions are used to output or input a string to or from memory, when preceded by a repeal prefix

#### Stack Frame Instructions

#### PREPARE Imm16, Imm8

This instruction is used to generate the stack trames required by block-structured languages, such as PASCAL and Ada. The stack frame consists of two areas. One area has a pointer that points to another frame which has variables that the current frame can access. The other is a local variable area for the current procedure.

## μPD70108 (V20)

#### DISPOSE

This instruction releases the tast stack frame generated by the PREPARE instruction. It returns the stack and base pointers to the values they had before the PREPARE instruction was used to call a procedure.

#### Unique Instructions

In addition to the µPDB088/86 instructions and the enhanced instructions, the µPD70108 has the following unique instructions

habrection	function
MS.	Insert D-I held
EXT	Extract bit field
40015	Adds packed decimal strings
\$UB45	Subtracts one packed decimal string from another
CWP4S	Compares Iwo packed decimal strings
9014	Rotates one BCO digit telt through AL lower 4 bits
1004	Actales one BCD digit right through AL lower 4 bits
TESTI	Tests a specified bit and sets/resets Z flag
4011	Inverts a specified bit
CLRI	Clears a specified bit
\$[11	Sets a specified bil
efec	Repeats next instruction until CY flag is cleared
ef tHC	Repeats next instruction until CY flag is set
6907	Additional Reating point processor call

### Variable Length Bit Field Operation Instructions

This category has two Instructions: INS (Insert Bit Field) and EXT (Extract Bit Field). These instructions are highly effective for computer graphics and high-level languages. They can, for example, be used for data structures such as packed arrays and record type data used in PASCAL.

#### INS reg8, reg8/INS reg8, tmm4


This instruction (figure 3) trensfers low bits from the 16-bit AW register (the number of bits is specified by the second operand) to the memory location specified by the segment base (DS; register) plus the byte offset (I/register). The starting bit position within this byte is specified as an offset by the lower 4-bits of the first operand.

After each complete data transfer, the IV register and the register specified by the first operand are automatically updated to point to the next bil field.

Either immediate data or a register may specify the number of bits transferred (second operand). Because the maximum transferable bit length is 15-bits, only the lower 4-bits of the specified register (00H to 0FH) will be valid.

Bit field data may overlap the byte boundary of memory.

Figure 3. Bit Field Insertion



#### EXT reg8, reg8/EXT reg8, Imm4

This instruction (figure 4) loads to the AW register the bit field data whose bit length is specified by the second operand of the instruction from the immury location that is specified by the DSO segment register (segment base), the LX index register (byte offset), and the lower 4-bits of the first operand (bit offset).

After the transfer is complete, the IX register and the lower 4-bits of the first operand are automatically updated to point to the next bit field.

Either immediate data or a register may be specified for the second operand. Because the maximum transferrable bit length is 16 bits, however, only the lower 4-bits of the specified register (0H to 0FH) will be valid

Bit field data may overtap the byte boundary of memory Packed BCD Operation Instructions

The instructions described here process packed RCD data either as strings (ADD45, SUB45, CMP45) or byte-formal operands (ROR4, ROL4) Packed BCD strings may be from 1 to 254 digits in length

When the number of digits is even, the zero and carry flags will be set according to the result of the operation. When the number of digits is odd, the zero and carry flags may not be set correctly in this case. (CL = odd), the zero lag will not be set unless the upper 4 bits of the highest byte are all zero. The carry flag will not be set unless there is a carry out of the upper 4 bits of the highest byte When CL is odd, the contents of the upper 4 bits of the highest byte.

#### ADD4S

This instruction adds the packed BCO string addressed by the IX index register to the packed BCD string addressed by the IY linex register, and stores the result in the string addressed by the IY register. The length of the string (number of BCO digits) is specified by the CL register, and the result of the operation wat affect the overflow flag (V), the carry flag (CY), and zhro flag (Z).

BCD string (IY, CL) — BCD string (IY, CL) + BCD string (IX, CL)

#### SUB45

This instruction subtracts the packed BCD string addressed by the IX index register from the packet BCD string addressed by the IY register, and stores the result in the string addressed by the IY register. The length of the string (number of BCD digits) is specified by the CL register, and the result of the operation was affect the overflow flag (V), the carry flag (CY), and zero flag (CY).


BCD string (IY, CL) — BCD string (IY, CL) - BCD String (IX, CL)

#### CMP45

This instruction performs the same operation as SUB45 except that the result is not stored and only the overflow (V), carry flags (CY) and zero flag (Z) are affected.

BCD string (IY, CL) - BCD string (IX, CL)

Figure 4. Bit Field Extraction




### μPD70108 (V20)

#### ROL4

This instruction (figure 5) treats the byte data of the register or memory directly specified by the instruction byte as BCD data and uses the lower 4-bits of the AL register (ALL) to rotate that data one BCD digit to the


Figure 5. BCD Roisie Left (ROL4)



#### ROR4

This instruction (figure 6) freats the byte data of the register or memory directly specified by the instruction byte as 8CD data and uses the lower 4-bits of the AL register (AL<sub>k</sub>) to rotate that data one 8CD digit to the nobil.

Flaure 6. BCD Rotate Right (ROR4)



### Bit Manipulation Instructions

#### TESTI

This instruction tests a specific bit in a register or memory location. If the bit is 1, the 2 flag is reset to 0. If the bit is 0, the 2 flag is set to 1.

#### NOT

This instruction inverts a specific bit in a register or memory location.

#### CLRI

This instruction clears a specific bit in a register or memory location

#### SETI

This instruction sets a specific bit in a register or memory location

#### Repeat Prefix Instructions

#### REPC

"his instruction causes the µPD70188 to repeat the following primitive block transfer instruction until the CY flag becomes cleared or the CW register becomes

#### REPNC

This instruction causes the  $\mu$ PD70108 to repeat the following primitive block transfer instruction until the CY flag becomes set or the CW register is decremented to zero.

#### Floating Point Instruction

#### EDO2

This instruction is in addition to the  $\mu$ PO8088/86 floating point instruction, FPO1. These instructions are covered in a later section.

#### **Mode Operation Instructions**


The  $\mu$ PD70108 has two operating modes (figure 7) One is the native mode which executes  $\mu$ PD8088:36 enhanced and unique instructions. The other is the 8080 emulation mode in which the instruction set of the  $\mu$ PD8080AF is emulated. A mode flag (MD) is provided to select between these two modes. Native mode is selected when MD is 1 and emulation mode when MD is 0. MD is set and reset, directly and indirectly, by executing the mode manipulation instructions.

Two instructions are provided to switch operation from the native mode to the emulation mode and back BRKEM (Break for Emulation), and RETEM (Return from Emulation).

Two instructions are used to switch from the emutation mode to the native mode and back. CALLN (Call Native Routing), and RETI (Return from Interrupt)

The system will return from the 8080 emulation mode to the native mode when the RESET signal is present or when an external interrupt (NMI or INT) is present

Figure 7. V20 Modes



NEC

#### BRKEM Imm8

This is the basic instruction used to start the 600th impulation mode. This instruction uperatus exactly the same as the BRK instruction, except that BRKK inserts the mode flag (MD) to 0. PSW, PS, and PC are saveflotherstack MOs them recolarable underrupt vector specified by the operand imm8 of this command is harted into PS and PC.

The instruction codes of the interrupt processing routine jumped to are then fetched. Then the CPU executes these codes as #PD8080AF instructions.

In 8000 emulation mode, registers and flags of the  $\mu PD8080AF$  are performed by the following registers and flags of the  $\mu PD10108$ 

	140808044	P012104
Arg-sters	A	Al
		СН
	<u> </u>	a
	0	DH .
		OL.
	н	4º
		91
	SP	8P
	PC	PC
	c	CY
		7
	<u>s</u>	5
	•	P
	··········	**

In the native mode, SP is used for the stack pointer. In the 8080 emutation mode this function is performed by BP.

This use of independent stack pointers allows independent stack areas to be secured for each mode and hereps the stack of one of the modes from being destroyed by an erroneous stack operation in the other mode.

The SP, IX, IY and AH registers and the four segment registers (PS, SS, DS<sub>0</sub>, and DS<sub>1</sub>) used in the native mode are not affected by operations in 8080 emulation mode.

In the 8080 emulation mode, the segment register for instructions is determined by the PS register (set automatically by the interrupt vector) and the segment register for data is the DS<sub>0</sub> register (set by the programmer immediately before the 8090 emulation mode is entered).

It is prohibited to nest BRKEM instructions

#### RETEM (no operand)

#### CALLN Imm8

This instruction makes it possible to call the native mode subroutines from the 8080 emulation mode. To return from subroutine to the emulation mode, the RETI instruction is used.

The processing performed when this instruction is resculed in the B080 enulation made (it is interpreted by the CPU as µPD6080AF instruction), is similar to that performed when a BRK instruction is executed in the native mode. The timing beginning state of the processing of the pro

#### RETI (no operand)

This is a general-purpose instruction used to return from interruph routines entered by the BRK instruction at by an external interruph in the native mode. Where this instruction is executed all the end of a subroutine entered by the execution of the CALLN instruction, the operation that restores PS, PC, and PSW is exactly the same as the native mode execution. When PSW is restored, however, the 800 emulation mode value of the mode flag (MD) is restored, the CPU is set in emulation mode, and all subsequent instructions are interpreted and executed as pPD8080AF instructions.

RETTIS also used to return from an interrupt procedure initiated by an NMI or INT interrupt in the emulation mode.

# Figure Point Operation Chip Instructions

### FPO1 (p-op, mem/FPO2 (p-op, mem

These instructions are used for the external floating point processor. The floating point operation is passed to the floating point processor when the CPU fetches one of these instructions. From this point the CPU performs only the necessary auxiliary processing leffective address calculation, generation of physical addresses, and start-up of the memory read cycle;



The floating point processor always monitors the instructions fatched by the CPU. When it interprets one is an instruction to Itself, it performs the appropriate processing. At this time, the floating point processor chip uses either the address alone or both the address and read data of the memory read cyclo executed by the CPU. This difference in the data used depends on which of these instructions is executed.

Note: During the memory read cycle instituted by the CPU for FPO1 or FPO2 execution, the CPU does not accept any read data on the data bus from memory. Although the CPU generates the memory address, the date is used by the finaling point processing.

### Interrupt Operation

The interrupts used in the  $\mu$ PD7010B can be divided into two types: interrupts generated by external interrupt requests and interrupts generated by software processing. These are the classifications

#### External Interrupts

(a) NMI input (nonmaskable)

(b) (NT input (maskable)

#### Software Processing

As the result of instruction execution

- When a divide error occurs during execution of the DIV or DIVU instruction
- When a memory-boundary-over error is detected by the CHKIND instruction

#### Conditional break instruction

-- When V = 1 during execution of the BRKV instruction

#### Unconditional break instructions

- I-byle break instruction: BRK3
- 2-byle break instruction. BRK imm8

## flag processing

- When stack operations are used to set the BRK (lag

#### 4090 Emulation mode instructions

- BRKEM imm8
- CALLN imm8

#### Memupi Vectors

Starting addresses for interrupt processing routines ere-either determined automatically by a single location of the interrupt vector table or selected each time energy processing is entered. The interrupt vector table is shown in figure 8. The table uses 1K bytes of memory addresses 000H to 3FFH and can store starting address data for a maximum of 256 vectors (4 bytes per vector).

The corresponding interrupt sources for vectors 0 to 5 are prodetermined and vectors 0 to 3 are reserved. These vectors consequently cannot be used for general applications.

The BRIKEM Instruction and CALLN instruction (in the emulation mode) and the INT Input are available for general applications for vectors 32 to 255.

A single interrupt vector is made up of 4 bytes (figure 9):
The 2 bytes in the low addresses of memory are
loaded into PC as the olfsot, and the high 2 bytes are
loaded into PS as the base address. The bytes are
combined in reverse order. The lower-order bytes in
the vector become the most significant bytes in the PC
and PS, and the higher-order bytes become the least
significant bytes.

Flaure 8. Interrupt Vector Table





Figure 9. Interrupt Vector 0



NEC

Based on this format, the contents of each vector should be initialized at the beginning of the program

The basic steps to jump to an interrupt processing routine are now shown.

(SP - 1, SP - 2) — PSW (SP - 3, SP - 4) — PS (SP - 5, SP - 6) — PC SP — SP - 6 IE — 0, BRK — 0, MO — 1 PS — vector high bytes PC — vector fow bytes

#### Standby Function

The  $\mu$ PD70108 has a standby mode to reduce power consumption during program wait states. This mode is set by the HALT instruction in both the native and the emulation mode.

In the standby mode, the internal clock is supplied only to those circuits related to lunctions required to release this mode and bus hold control functions. As a result, power consumption can be reduced to 1/10 the level of normal operation in either native or emulation mode.

The standby made is released by inputting a RESET signal or an external interrupt (NMI, INT).

The bis hold function is effective during standby mode. The CPU returns to standby mode when the bis hold request is removed.

Ouring standby mode, all control outputs are disabled and the addres/data bus will be at either high or low levels.

#### Instruction Set

#### Symbols

Preceding the instruction set, several lables explain symbols, abbreviations, and codes.

#### Clocks

to the Clocks column of the instruction set, the numbers cover these operations instruction decoding, effective address calculation, operand fetch, and instruction execution.

Clock timings assume the instruction has been prefetched and is present in the four-byte instruction gueue. Otherwise, add four clocks for each byte not present.

For instructions that reference memory operands, the number on the fell side of the stash (/) is for byte operands and the number on the right side is for word operands.

For conditional control transfer or branch instructions, the number on the left side of the stash is applicable if the transfer or branch takes place. The number on the right side is applicable if it does not take place.

If a range of numbers is given, the execution time depends on the operands involved

#### Symbols

Symbols	
Symbol	Merning
acc	Accumulator (AW nr AL)
disp	O-splacement (8 or 16 bits)
durm	Direct memory address
dst.	Destination operand or address
est drsp3	16 bit displacement (sign-extension tiste + 8-bit displacement)
far fabel	Label within a different program segment
lar, erec	Procedure within a different program segment
ip .or	Floating point instruction operation
ımm	8- or 16-bit immediate operand
(mm3/4	3/4-bit immediate bit offset
NU.L.	8-bit immediate operand
ımın1€	16-bit immediate operand
Piem	Memory field (000 to 111) 8- or 16-bit memory location
memå	B-bit memory location
mem 15	16 hit memery location
mem32	32-bit memory location
mempir16	Word containing the destination accress within the current segment
memptr.T	Double word containing a destination address in another segment
mod	Mode field (00 to 10)
near ,label	Label within the current segmen:
mgai_proc	Procedure within the current segment
alfset	Immediate offset data (15 bits)
gnp value	Number of bytes to discard from the stack
reg	Register field (000 to \$11). B. ar 16-bit general-purpose register
regs	B-bit general-purpose register
regM	16-bil general-purpose register
egptr	16-bit register confaining a destination address within the current segment
regrit's	Register containing a destination address within the current segment
54g ·	Immediale segment data (16 bits)
short_label	Label between +128 and +127 bytes from the end of the current instruction

## μPD70108 (V20)

Ey mbel	Mezalog
şī	Segment register
SIE	Source operand or address
temp	Temporary register (8/16/32 bits
tmocy	Temporary carry (lag (1 bit)
AC .	Auxiliary carry Ifag
AH	Accumulator (high byte)
AL .	Accumulator (low byle)
AND	Logical product
e/A	Accumulator (16 bits)
ВН	BW register (high byte)
BL.	BW register (low byte)
EP	BP register
BRK ·	Break Hag
BW	BW register (16 bils)
CH -	CW register thigh bytes
CL	CW register (low byte)
CW	CW register (% bils)
CY	Carry flag
DH	DW register (high byle)
D:R	Direction flag
Di	DW register (low byte)
CSO	Data segment @ register (16 brts)
051	Data segment 1 register (16 bits)
OW	DW register (16 bits)
Ę	Interrupt enable flag
ıx	index register (source) (16 bits)

Symbel	Meening
lY .	Index register (destination) (16 bits)
HD.	Mede Hag
OR .	Logical sum
P	Parity flag
PC	Program counter (15 bits)
PS	Program segment register (16 bits)
PSW	Program status word (16 bits)
p.	Register set
5	Sign extend operand held S = 0 No sign extension S = 1 Sign extend immediate byte operand
S	Sign Itzg
SP	Stack pointer [15 bits]
55	Stack segment register (16 b4s)
٧	Overliew Rag
W	Word/byte keld (0 to 1)
X, XXX, YYY, ZZZ	Ozia to identify the instruction code of the external floating point arithmetic chip
XOR	Exclusive logical sum
хун	Two-digit hexadecimal value
****	Four-digit hexadecimal value
2	Zero flag
11	Values in parentheses are memory content
	Transfer direction
-	Addition
-	Subtraction
,	Multiplication
	Division
`	Modula

# **1**N

NEC

Flag Operati	ons
5 tupps	Mesalag
(Black)	No change
c	Cleared to 0
,	Set to 1
	Set or cleared according to result
0	Undefined
4	Restored to previous state

#### Memory Addressing Mades

μPD70108 (V20)

	med - D3	med = @1	med EQ
m	B# + 12	BW + IX + d-sph	BW + IV - displi
Mi	BW + IY	8crb • 11 • WB	8W - IV - d.cp*(
010	BP + IX	RP + IX + drsp4	BP + 17 + 611 P4
Ç11	BP + IY	BP + IY + eng8	BP - IT + eisp#.
40	ıx	13 + disp8	13 · disp#.
1/31	ĮY	IY + drsf8	iY ι dis€K
120	Orect	BP • dsp8	EP - displi
111	RW	RW + disp5	RW - dispr

Hebitles Set	Hegisler Selection (mad = 11)					
168	W + Q	W 1				
Oń	AL	A/A				
ווס	CL	CM				
g)n	DL	0%				
61.	EL	64				
100 .	AH	SI				
101	CH	14				
110	DH	1/				
	A-1					

### 

DSO

# μPD70108 (V20)

_			Epi	cede		<b></b> .	_	Ftags	
Paemente	Operand	7 5 5 4	3 7 1 0	7 6 5	43211	Clacks	Byles	AC CY V P	\$ Z
	nsier instructions								
NOA	reg, reg		1 0 1 W		reg reg	2	2		
	mem, reg		100W		teg mem	9/13	2-4		
	reg, mem		1019		reg mem	11/15	24		
	mem, imm		0 1 I W	med	reg mem	11/15	3-5		
	reg, imm		W reg			4	2-3		
	acc. dmem	1010	0 0 0 W			10/14	3		
	dmem, acc		0 0 1 W			9/13	3		
	sr, reg15	1000	1 1 1 0	110	sr reg	Z	2		
	sr, memis	1000	1 1 1 0	mod 9	tr mem	11/15	2-4		
	regill, sr	1000	1 1 0 0	1 1 0	tr reg	2	2		
	mem16, sr	1000	1 1 0 0	FIDO Q	se mem	10/14	2-4		
	DSO, reg 15, mem32	1100	0 1 0 1	mod	reg mem	13/25	2-4		
	DS1, reg 15. mem32	1 1 0 0	0 1 0 0	mod	rea mem	19/26	2-4		
	AH, PSW	1001	1111			2	1		
	PSW. AH	1001	1 1 1 0			3	1	1.7	
LEEA	reg16, mem16	1000	3 1 0 1	mad	teg mem	4	24		
IPANS	src_table		0 1 1 1			9	ī	·	
KCH	100.103	1000	0 1 I W	1 1	rcc rec	3	2		
AUN	mem, reg		0 1 I W	Foot	reg mem	16/26	24		
	AW, reg15		D reg	6103	reg mem	1	1		
Repeat P		1001	u rey			<u></u>	<u> </u>		
REFC	renzes	0 1 1 0	D I O 1			2	1		
REPIIC			0 1 0 5			2	÷		
PEP REPE REPZ		1111	0011			2	1		
aepne Pepnz		1111	0010			2	1		
Block Tra	ansier instructions								
MOVEK	dst, src	1010	0 1 0 W			11 + 8n	1		
CNEBK	dst, src	1010	0 1 1 W			7 + 140	1	2 2 1 1	
CYFM	dsl	1010	1 1 1 W			7 + 10n	1	111	
107	\$1¢	1010	1 1 0 W			7 ÷ 9n	$\overline{}$		
579	dst	1010	1 0 1 W			7 - 40	T		
				0 = 0	umber of transfers				
I/O Instr	uetions								
4	acc. imm8	1110	,0 1 0 W			9/13	2		
	acc. 07/	1 1 1 0	1 1 D W			8/12	<del>-</del> -		
TL3	emmé, acc					8/12	- <u>†</u>		
	-								
	D.M. 9CE		1 1 1 W			B/12	1		
14	dst, DW	0110	1 1 0 W			9 + 61	1		
SUIM	DVF SEC	0 1 1 0	1 1 1 1			9 v 8a	1		

# NEC

		C <sub>1</sub>	code		Flags
Metamoric	Eperand	7 6 5 4 3 7 1 0	76543210	Electe Bytes	AC CT V P S I
CD Inel	Iructions				
ABLOA		00110111		3 1	
ADJAA		00100111		3 1	-:
DJB5		0011111		, ,	~ <b></b>
ADJ4S		00101111	,	7 7	
nnas	dst sec	00001111	00100000	7 + 19n 2	
SUB4S	dst sec	00001111	00100010	7 + 19n - 2	
WP45	dst svc	00001111	00100110	7.19.7	
NOt a	1008	00001111	0010100	8 3	
		1 1 0 0 0 103			
	memā	G G G G I I I I	0010100	28 35	
			00101010		
H(1#1	1098	00001111 11000 eeg	00101010	21 3	
	enemd	20601111	00101010	33 35	
		mod 0 0 0 mem			
			ber of BCD digits divided by 2		
	e Conversion insin				
CVIBO		11018108	00001010	15 2	000111
CVIDB		11018101	00001010	7 2	
CALGA		10011000		2 I:	
CVIWL		10011001		45 1	
Acilhmei	tic Instructions				
ADD	163 169	0 0 0 0 0 0 1 W	1 ) reg reg	2 2	
	niem, reg	000000w	med reg mem	16/24 2-4	,,,,,,
	ieg mem	0000001W	med reg mem	11/15 2-4	
	teg ienm	100000SW	1 1 0 0 0 110	4 , 34	
	men imm	1000005W	med 0 0 0 mem	19/26. 3.6	
	acc. Imm	0 0 0 0 0 1 0 W		4 2/3	
ADOC	103, 100	0 0 0 1 0 0 1 W	1 l reg reg	2 2	3 1 1 1 1 1
	mem reg	0 0 0 1 0 D 0 W	mod reg mem	16/24 7-4	
	Ieg, mem	0 0 0 1 0 0 1 W	med red mem	11/15 7-4	
	reg imm	1000005W	1 1 0 1 0 reg	4 34	
	men inn	1 0 0 0 0 0 5 W	mcd 0 1 0 mm	19/76 36	
	acc, imm	. 0001010W		4 73	
SUB	reg. reg	0010101W	1 1 reg reg	2 2	
	mem req	0 0 1 0 1 0 0 W	med reg prem	16/24 2-4	,,,,,,
	reg mem	0 0 1 0 1 0 1 W	med reg mem	11/15 24	
	163 117/11	100000SW	1 1 6 0 1 reg	4 34	



		7 5 5 4 3 2 1 0	** 76543210	Clocks Bytes	Flags AC CY V P \$ Z
(n prosent	Daerand	113.31.1	10343210	Cincra shies	AL LI V P & E
Arithmat	ic Instructions (cont)	100000SW			
	mem, unm		med 1 0 1 mem	18/26 3-6	* * * * * *
	acc, (mm	0 0 1 0 1 1 0 W		4 2-3	
SUBC	reg, reg	0 0 0 1 1 B I W	) ) reg reg	2 2	* * * * * * *
	mem, reg	0001100W	ence reg men	16/24 2-4	
	leg, mem	0001101W	mod reg mem	11/15 2-1	<b>83838X</b>
	reg, iæm	1 0 0 0 0 0 S W	1 1 0 1 1 reg	4 34	* * * * * * 7
	mem, imm	100000SW	mod () 1 1 mem	18/26 3-6	* * * * * *
	acc, imm	0001110W		4 2-3	3 1 3 1 7 1
KG.	reçõ	1111110	1 1 0 0 0 1eg	2 2	1 1 4 3 1
	mem	1111111	mad 0 0 0 mem	15/24 2-4	
	req15	0 1 0 6 0 seg		2 1	
DEC	reç8	11111110	1 1 0 0 1 reg	2 2	3 3331
	mem	1111111W	mod 0 0 1 mem	16/24 2-4	
	reg16	0 1 0 0 1 reg		2 1	
MULU	reg	1 1 1 1 0 1 1 W	1 1 1 0 0 reg	21-30 2	
	mem	1 1 1 1 0 1 I W	mod 1 0 0 mem	27-35 2-4	
MUL	re;	1 1 1 1 0 1 1 W	1 1 1 0 1 reg	33-47 2	0 1 7 U U L
	mem	1 1 1 1 0 1 I W	mod 1 0 1 mem	39-57 2-4	V C 2 4 4 V
	reg16,reg16 imm8	01101011	1 1 reg reg	28-34 3	
	reg 15.mem 18,imm8	01101011	mod reg mem	31-44 3-5	
	eq 16.req 16.imm 15	0 1 1 0 1 0 0 1	1 1 reg reç	36-42 4	
	req15.mem16,imm16	01101001	man pai bem	45-52 4-6	
DIVU	reg	11110111	1 1 1 1 0 reg	19-25 2	
	m(E)	1 1 1 1 0 1 1 W	mod 1 1 0 mem	25-35 2-4	
DIV	reg	1 1 1 1 0 1 1 W	1 1 1 1 1 reg	29-13 2	
-	mem	1 1 1 1 0 1 1 W	mod 1   1 mem	35-53 2-4	12 13 13 13 13 13
Compan	ison instructions				
CNP		0 3 1 1 1 0 1 W	7 1 reg reg	2 2	
<b>U</b>	reg, reg	0 0 1 1 1 0 0 W	mod reg mem	11/15 2-4	* * * * * * *
	mem, reg	0 C 1 1 1 0 1 W		11/15 2-4	* * * * * * * * * * * * * * * * * * * *
	reç, mem	100000SW		4 34	
	reg, imm				
	mem, imm	0 0 1 1 1 1 0 W	mod 1 t 1 mem	13/17 3-6	31311
Lantagi	acc, prim	UU - I I I U W		• 23	, , , , ,
	Instructions				
1:01	(6)	1111011W	1 I O 1 C reg	2 2	
	mers .	1 1 1 1 0 1 1 W	mcc 0 t 0 nem	15/24 2-4	
HEG	reg	1111011₩	1 1 0 1 1 seg	2 2	11111
	ment	1111011 W	mod Q 1 1 mem	16124 2-4	
TEST	reg reg	1000010W	1 1 leg reg	2 2	100 s t
	mem, reg	1000010W	mod leg mem	10/14 2-4	
_	reg. www	1 1 1 1 C 1 1 W	1 1 0 0 0 rec	4 3-4	

# NEC

	_		: ode		flags
Mornaric	Operand	76543710	78543710	Clocks Byles	AC ET Y P S
Logical	nstructions (cont)				
	MGM 10%	1111011W	mod 0 0 0 mem	11/15 36	• • • • •
	3Cf 1MW	1010100		4 23	
AHO	Irg irg	0010011#	1 I reg reg	, ,	_ 000
	mem reg	0010000W	med ité mem	15/20 2-4	u 0 0 * * *
	req mem	0018001#	mad teg mem	11/15 24	006
	10g mm	100000w	1 1 1 0 0 req	4 34	• • • • • •
	mem. Imm	190000gw	mod I D B mem	19/26 3-6	
	arc, min	0010010W		4 23	
n#	reg, 1eg	00001014	t I req req	7 1	
	mem 163	0 0 0 0 1 0 0 W	med reg mem	16124 2-4	.00,,,
	teg, mem	0000101*	mod 163 mem	11/15 2-4	v 0 0 · · ·
	163 ilili	1 0 0 0 0 0 0 W	1 1 0 0 1 149	4 34	
	mem, imm	1 0 0 0 0 0 W	med 0 0 1 mem	18/25 3-6	
	ace imm	0010010W		4 2.3	u 0 0 , ,
rga	199, 169	0 0 1 1 0 0 1 W	1 I reg reg	7 7	u 0 C + > +
	mem req	0011000W	mod 168 mem	16174 2.4	000,,,
	reg, mem	C Q 1 1 0 0 1 W	mod teo mem	11/15 2-4	
	ted amin	1 0 0 0 0 0 W	1 1 1 D reg	4 3.4	
	men imm	1000000W	med 1 1 0 mem	18/25 3-6	
	acc imm	0 0 1 0 0 1 0 W		4 2.3	u 0 C · > >
Bit Manlo	ulation instructions				
NS.	reg8, reg8	0 0 0 0 1 1 1 1 1 1 reg reg	00110001	35-123 3	-
	rec8, imm8	0 C D Q 1 1 1 1 1 1 0 0 0 reg	00111001	35 133 4	
121	reg8. reg8	0 0 0 0 1 1 1 1 1 1 seg reg	00110011	34-57 >	
	regë, smmë	9 0 0 0 1 1 1 1 1 1 0 0 0 (eg	00111011	31-59 4	
rsti	req. CL	0 0 0 0 1 1 1 I 1 I C 0 0 reg	0001000W	3 3	u 0 0 u u .
	mem. CL	0 0 0 0 1 1 1 1 med 0 0 0 mem	0 0 0 1 0 0 G W	12/16 3.5	v 0 0 v c ,
	reg. mm3*4	0 0 0 0 1 1 1 1 1 1 0 0 0 req	0 0 0 1 1 0 0 W	1 1	v 0 0 v v •
	mem, imm3/4	0 0 0 0 1 1 1 1 med 0 0 0 mem	0 0 0 1 1 <b>0 0 w</b>	13/21 4.5	* 0 0 0 0
311	reg El	0 0 0 0 1 1 1 1 1 1 0 0 0 reg	0 0 0 1 0 1 0 W	4 3	
	mem CL	0 D 0 0 1 1 1 1 mad 0 0 0 mem	0001010W	מל וקינו	

# μPD70108 (V20)

		Cpc		A	Rigi
P propertie	Operanda	76813210	76543210	Clocks Bytes	AC CT V P & 2
H Manly	pulation instructio		<del></del>		
	reg, imm3/4	0 0 0 0 1 1 1 1 1 1 0 0 0 reg	0 0 0 1 1 1 0 W	5 4	
	nen, inm1/4	0 0 0 0 1 1 1 1 mod 0 0 0 mem	0 0 0 1 1 1 0 W	14/22 46	
	CY	11111001		2 1	1
	DIA	11111101		2 1	
CLAI	reg. CL	0 0 0 0 1 1 1 1 1 1 0 0 0 reg	0 0 0 1 0 0 1 W	5 3	
	mem, CL	0 0 0 0 1 1 1 1 mod 0 0 0 mem	0 0 0 1 0 0 1 W	H/22 3-5	
	reg, imm3/4	0 0 0 0 1 1 1 1 1 1 0 0 0 reg	6 0 0 1 1 0 1 W	6	-
	mem, 19073/4	0 0 0 0 1 1 1 1 mod 0 0 0 mem	0001101W	15/27 4-6	
	CY	1 1 1 1 1 0 0 0		2 1	0
	DIR	1111110		2 1	
4311	req. CL	0 0 0 0 1 1 1 1 1 1 0 0 0 reg	0001011W	4 3	
	mem, CL	9 0 0 0 1 1 1 1 med 0 0 0 mem	9 0 0 1 0 1 1 W	18/26 3-5	
	reg, imm3/4	0 0 0 0 1 1 1 1 1 1 0 0 0 srg	8001111W	5 4	
	mera, imm3/4	0 0 0 0 1 1 1 1 mod 0 0 0 nem	0001111W	19/27 4-5	· · · · · · · · · · · · · · · · · · ·
	CY	11110101		2 1	
Shift/Ro	tale instructions				
Em	reg, 1	1 1 0 1 0 0 0 W	1 1 1 0 0 100	2 2	4 2 4 2 2 2
	PED, 1	1 1 0 1 0 0 0 W	mod 1 0 0 crem	16/24 2-4	****
	reg. CL	1 1 0 1 0 0 1 W	1 1 1 0 0 reg	7-0 2	9 3 9 1 1 1
	mem, CL	1 1 0 1 0 0 T W	med 1 0 0 mem	19/27 - n 2-4	
	reg, imriß	1 1 0 0 0 0 0 W	1 1 1 5 0 - reg	7+n 3	
	men, immå	1 1 0 0 0 0 0 W	med I B O mem	19/27 - n 3-5	
514	1eg. 1	1 1 0 1 0 0 0 W	1 1 1 0 1 /42	2 2	
	men 1	110100W	mod 1 0 1 mem	16/24 2-4	43111
	reg. CL	1 1 0 1 0 0 1 W	1 1 1 0 1 reg	7-8 2	
	erem, CL	1 1 0 1 0 0 1 W	mod 1 0 1 mgm	19/27 - n 2-4	
	reg, «mmå	1 1 0 0 0 0 0 W	1 1 1 0 1 reg	7-0 3	71011
	mem, immä	1 1 0 0 0 0 0 W	mod 1 0 1 mcm	19/27 - n 3-5	V 1 V 1 1
			n = number of shifts		

# NEC

									cede				_			_		fire		
#nemonic	Opti end)		•	•	<u>.</u>	, ,				• :	-				Chels	Byn	4E C	1 7 1		
	ale Instructions	· · · · ·	_		_	_					_	_								
SHAK	100 1			•	_				!-	٠		<u>.</u> :	-	119					٠.	•
	.mem_1		1	-	! !	٠.			m	٠.	-	١.'		MAI	16/74	24		. " '	٠,	•
	reg CL		_	-	_	0.0						<u> </u>		166	7 + 0	<u>,                                    </u>	• •		٠.:	٠.'
	mem CL		_	·	_	0_0					_		_:		19/27 + n	24		. • . •	٠'	•
	reg, smmB		Ŀ	_	_	0	_				-			req	1	_3				. :
	मरमः, स्मामरी			0 0	_	_ :		w	-	·	٠.,		*	~~	19/27 + n	35	• •	٠. ا	٠.	٠
in <sub>t</sub>	reg t			9		0 0	-	W		<u>.</u>	_	-	_	cg	7		•		_	
	nom, 1		1.	0	_		• -	w	- 100	• •		20		NEW .	16/24	7-4	:			
	183 CL	1	_	0		3 0	_ '	w	1_	1 0	_	0		leg	7 + n	7		v		
	mem Cl	1	١	0 1	_	0		w	FC	4 6				HW.	19/27 + #	7.4		U		
	reg imm	1	ĩ	0 0	-	1 0	0	W	,	1 0		0	_	eg	7 - a	3	•	•		
	سدن اعس	1	•	0 (		0	0	w	mo	- 0		0	-	×W.	19/27 = n	35	•	U		
n)E	reg. 1	1	1	0	_	0	0	*	•	-	,	•		cg	2	2		v		
	mem, 1	1	1	0 1	-	, ,	0	w	mo	0 0		1		νęπ	16/24	2-4		_		
	reg. CL	1	t	0 1		, 6	,	w	-ī	1 0	-	1	_	19	7-1	2		v		_
	mem CL		1	0 1	-	0	1	*	FO	0 0	-	1	-	en.	19127 - n	2-4	-	v		_
	Irg imm8		ī	0 0	, ,	0	0	*	$\overline{}$	1 0	-	7		19	7-0	3		-		_
	mem imm8	1	,	0 0	_	0	0	w	Fe	0		,		4m	19/27 - 11	3.5				_
er C	109. 1	<del></del>	ı	0 1	- (	, ,	0	w	1	1 0	_	0		19	?	7	<del>-</del>	_		_
	nen t	1	ī	0 :	-	0	0	w	m:	٠,		0	-	rm.	16/28	2-4			_	_
	reg Ct	,	1	0 1	٠,	, ,	7	w	1	1 0	7	. 0	٠,	eq.	7 - 8	2.		u		_
	rer Cl		1	0 1	-	,	1	w	mo	0	- ;	-0	-		19/27 + n	2.4		<del>-</del> -		_
	reg. imm8	1	7	0 0		0	0	w		1 0	٦,	•	_	19	7 - 0	<u> i</u>	<del></del>	<del>-</del>	_	_
	mem ummå		7	0 0	-	0	•	w	mo	4 0	•	0	-	ETR	19/27 - p	3-5		-;-	_	_
360	reg. 1	<del></del>	_	0 1	_	0	-	w	1		_	÷	_	19	2	•;		÷	_	_
	mem 1	<u>-</u>		0 1	_		-			1 0	_				16/74	• 24	_	÷	_	_
	reg CL		_	0 1	_	_	_	w		-	_	÷		19	7 + n			÷	_	_
	mrm. Cl	<del></del>	_	0 1	_	0	_			-	_			Km -	19/27 + n			÷	-	
	teg upmå		_	0 0	_		÷			1 0	_			**	7+0	3		<del>.</del> -		
	mem, imm8			0 0	-		_			- 0	_			''	19/27 • n					
	PRPI, III-II	<u>·</u>	÷		_	_	Ť	-	****	_	_		_	Shifts	13427 4 11		<u> </u>	<u>.</u>		
tech Me	nipulation Instru	ctions	_	_									7 87	Pant						_
USP	men's		١.	1 1	-		,	<u>-</u> -		. ,		_		PER .	76	24				_
11.35			_	_	-;	-	-				_:									_
	/eg=6		_		_		161				_				12				_	
	5'		_	_	*	1					_	_			17				<u>.</u>	_
	PSW P.		_	0 1	_	-	0	•			_	_			12	<del>.                                    </del>			_	_
	F		1	1 0	0	0	0	0							67	1				

# μPD70108 (V20)

N. Marie	Operands	7 6 5	4 1	2	ı	Gpc: 0		5	4 :	3 2	1 0	Clacks	Bytes	AC CY Y P S
Charle Ma	nipulation instructions		_		_		_			_				
SZECK MIN	mera 18		0 1	1	7	$\overline{}$	#od	•	0 1		PED	8	2-4	
R/	reg W	0 1 0		_	reg	_		_	-	-		<del>-</del>	<del>-</del>	
	<u> </u>	0 0 0	21	1	<del>-</del>	1		_	_	_		12	<del>-</del>	
	PSW	100	1 1	_		1			-	_		12	1	
	- A	0 1 1	0 0		•	1		_				75	<del>-</del>	
PREFARE	inciti, incit	110	0 1	0	0	•	mmå = 178 > 1			(41)	ml - 1)	•	•	•
DISPOSE		1 1 0	0 1	0	0	Т		_	-	_		10	1	
	renster Instructions			_		_								
CALL	MEI,DIOC	111	0 1	0	٥	0		_	_	_		29	3	
	regpti	1 1 1	1 1	1	1	1	1 1	0	1	0	reg	18	1	
	memptr16	111	1 1	1	1	Ţ	med	0	1	0	nt em	31	2-4	
	tar_prec	100	1	0	ŧ	0				_		29	5	
	aremptr32	1.1.1	1 1	1	1	1	med	0	1	1	mem	47	2-4	
RET		1 1 0	8 (	0	1	ī	-					19	1	
	pop_value	1 1 0	0 (	0	١	0		_	_			24	3	
		110	0	0	1	1						29	1	
	pop_value	1 1 0	0	0	1	0				_		32	,	
BA	near_label	1 1 1	0	0	0	1			_	_		17	7	
	shor∐abel	1 1 1	0	0	0	,						12	ž	
	789	1 1 1	1	1	١	1	1 1	1	0	0	ΙΕÇ	13	2	
	memptr 16	1 1 1	1	1	1	1	med	1	0	0	n(n	24	2-4	
	lar_label	1 1 1	0		1	0						15	5	
	mempt:32	1 1 1	1	1 1	ī	1	mad	1	0	1	മര	25	2-4	
<b>27</b>	near_label	0 1 1	1	• •	0	٥						14/4	2	
544	near_label	0 1 1	1	0	0	1						12/4	1	
EC. BL	nearJabet	0 1 1	1	0	1	0		_	_			14/4	2	
PHC. BHL	nearJabel	0 1 1	1	0 0	1	1				_		5474	7	
9E. 6Z	near Jabel	C 1 1	1	0 1	٥	0						14/4	2	
B4E. 914Z	near Jabel	0 1 1	1	0 1	0	1				_		14/4	2	
3%H	near Jakel	0 1 1	1	0 1	1	0			_			14:4	2	
34	rear_latel	0 1 1	1	0 1	1	1						12:2	2	
2:4	near_latel	0 1 1	ī	1 0	0	0		_	-	-		12/2	-	
2P	near_latel	0 1 1	1	1 0	0	,				_		14:4	7	
975	near_Jabel	0 1 1	1	1 0	, i	0			_			14/4	7	
EFO	rear_Jabel	0 1 1	1	1 0	, ,	1		_	_	_		14+4	_ <del>-</del> -	
ELT	near_label	0 1 1	1	, ,	0	0			_	_		7812	<del></del> -	
EGE	near_label	0 1 1	-	1 1	<del></del>	÷			-			4.1	<del></del>	

# NEC

Marmanic	Coursed	,				,	,			goc a						,	,			Cle		Bytes				lig: P		
-	Transfer Instruction		÷	-	Ť	-	÷	_	_	÷	÷		_	_	-	÷	÷	-	·			97-25	_÷	-		_	÷	-
Bul	near Jahel	<u> </u>	•	7	•	1	_	,	-	0	-	-	-	-	-		-	_	_	14	-	2		_	-	_	_	-
HGI	near Jabel		7	7	7	7				1	• •		••						•	14		-;			-			
ORN2NI	new Jahel		_	-	-	-	-	-	_	<u>-</u> -			•			:	-	•	٠-	14		-;		-	-	• •	•	
DRH/E	near, label	<del></del>	÷	i	Ö	-		٠.		ī -	•	••	•	٠.		÷				14		·;		-	-			
OBM?	near Jabel	1	•			-		1	-	٠.	•	•	•	- '				•-	• •	134		· <del>-</del> ;						
BCWZ	near Jabel		•	Ť	0	0	•	-;	<u>-</u>	1			-	_	-	-	-			- 13		<del></del>	_	-	-	_		-
Interrupt	Instructions		_	-		-	_	_	_	_	_	_	_	_	_	_	_	_	_		<u> </u>	<u> </u>	_			_		-
AR.	3	<u>-</u>	7	0	0	,	_	7	,	0	_		_		_	_	_	_	_	50		,	_			_	_	-
	(mm3		7	a	0	-;	٠.,	-0	,	Ť			-	-		•	•		-			<del>-</del> -	_	_	_			
RREV	ımm3		ï	0	0	ī	7	1	-	ï			_	_		_	_	_	_	52	13	1			_	_		-
RE EI		1	•	•	0	7	٠,	-,	_	ō-	_			_		-	•	-	_	39		<u> </u>	-R	A		A	F	7
CHKINO	regifi, mem32		1	1	0	0	0	1		0	-	100	_	-	eq		_	~	-	73	76:26	24			_			-
ORKEM	immil .	0	0	0	0	,	ī	,	1	1	7	,	1	,	Ť	ī	7	۰,	7	50		<del>-</del>	_					-
CPU Con	trol Instructions		_				_	-		_		_	_		_	_	_				-		_	_	-	_	-	_
HALT		1	1	7	7	•	7	7	_	•	_									7		-	_	_		_	_	_
RUSLOCK		1	,	1	1	0	0	0	)	e					_	_	_	_	_	2		+			_			_
roi	1p.00	1	,	0	1	1	,	,		¥	٦,	1	,	,	Ÿ	٧	7	7	7	-,		7	_	_	_		_	_
	fp.op mem	1	7	0	•	,	7	7		<u>,                                     </u>	-	900	7	7	7	٧	_	me	_	15		7-4	_	_	_			_
FFOZ	10.00	0	ı	1	0	۰	1	,	1	¥	,	1	1	,	7	۲	7	7	7	7		?	•			_	_	_
	to op, mem	0	1	1	0	0	,	ī		¥	-	od	7	, ,	Y -	۲		me	7	15		7.4			_			_
PMI L		1	0	9	1		0					_	_	•	•	-		_			50	1			_	_		_
		<u> </u>	_	_	_	-	-		-	* *	f tot	×	M	LL	*	11	1 1	-	le d					_				_
kne			_	_	_	_	۰	_	_	_			_		_			_								٠.		
)			_	_	-	-	0		-				_	_	_	_	_					1		_			_	_
()			1		•	•	0	_'	_	<u>'</u>	_		_	_	_	_	_		_			1.	_				_	
	ruciion Set Enhanc		_	_	_	_	_	_	_			_	_	_	_	_	_	_	_			•		_		_	_	_
HILV			_	_	_	1	_	0	_		_!.				_	!_	_	٥.		. 39		2		A	-	•	A	
CALLH	lmml	•	ī	1	D	•	ī	Đ	-	<del>-</del> -	7	1	٠,		,	ï	ī	0	7	5A		3	_		_	_	-	_

# 10.5 EPROM, RAM

## 10.5.1 27128

# HN27128AG Series

163B4-word X 8-bit UV Erasable and Programmable ROM

The HN27128AG is a 16384-word by 8-bit erasable and electrically programmable ROM. This device is packaged in a 28-pin, dual-in-line package with transparent window. The transparent window allows the user to expose the chip to ultraviolet light to erase the bit pattern, whereby a new pattern can then be written into the device.

### **■ FEATURES**


- Single Power Supply . . . . . . +5V ±5%
- High Performance . . . . . Program Voltage: +12.5V D.C.
   Programming High Performance Programming
- Operations


  Static . . . . . No Clocks Required
- Inputs and Outputs TTL Compatible During Both Read and Program Modes
- Absolute Max. Rating of . . . . 14.0V Max.
- Vpp pin
- Device Identifier Mode . . . . . Manufacturer Code and Device
   Code

### . ORDERING INFORMATION


Type No.	Access Time	Package
HN27128AG-17	170ns	
HN27L28AG-20	200ns	
HN27L28AG-25	250ns	600 mil 28 pin Cerdip
HN27128AG-30	300ns	1

### . BLOCK DIAGRAM





## ■ PIN ARRANGEMENT



### 10.5.2 84256

# HM62256 Series

## 32768-word x 8-bit High Speed CMOS Static RAM

- **FEATURES**
- High Speed: Fast Access Time 85/100/120/150ns [max.]
- Low Power Standby and Low Power Operation;
   Standby: 200µW (typ)/10µW (typ) (L-version),
   Operation: 40mW (typ.) (f = 1MHz)
- Single 5V Supply
- Completely Static RAM: No clock or Timing Strobe Required
- · Equal Access and Cycle Time
- Common Data Input and Output, Three-state Output
- . Directly TTL Compatible: All Input and Output
- Capability of Battery Back Up Operation (L-/L-SL version)


#### ■ ORDERING INFORMATION

Type No.	Access Time	Package
HM62356P-8	85ns	
HM62256P-10	100ns	
HM62256P-12	120ms	ł
HM62256P-15	L50ns	
HM62256LP-8	85ns	Ī
HM62256LP-10	100ns	600 mll 28 pin
HM62256LP-12	120ns	Plastic DIP
HM62256LP-15	! 150ns	[
HM62256LP-10SL	100ns	Ī
HM62256LP-12SL	120ns	
HM62256LP-15SL	150ns	!
HM62256FP-8T	85ms	i
HM62256FP-10T	100ns	l
HM62256FP-12T	120ns	i
HM62256FP-15T	150ns	1
HM62356LFP-8T	: 85ms	]
HM62356LFP-10T	100ns	28 pin
HM62256LFP-12T	120ms	Plastic SOP
HM62256LFP-I5T	150ns	Tank JOI
HM62256LFP-10SLT	100ns	Ī
HM62256LFP-12SLT	120ns	i
HM62256LFP-I5SLT	I SOns	I


## ABSOLUTE MAXIMUM RATINGS


Item	Symbol	Rating	Unit
Voltage on any pin with relative to VSS	V <sub>T</sub>	-0.5°1 ta +7.0	٧
Power Disapation	PT	1.0	W
Operating Temperature	Topr	0 to +70	•c
Storage Temperature	Tite	-55 to +125	•c
Temperature Under Bras	Thias	-10 to +85	•c

Note) \*1. -3.0V for pulse width ≤ 50ns




### **■ PIN ARRANGEMENT**






Anhang B: Layout Bestückungsseite mit Bestückungsaufdruck




Anhang C: Layout Bestückungsseite



CPU 8088

Anhang D: Layout Lötseite



## Belegung der NDR-ASCII Tastatur beim CPU8088 BIOS

Die NDR ASCII Tastatur ist bekanntlich total anders aufgebaut wie die IBM-PC Tastatur. Sie unterscheiden sich in der Art der Übertragung und in den Übertragungscodes. Der gravierendste Unterschied ist wohl, daß bei der IBM-PC Tastatur 8 Bit übertragen werden und bei ASCII Tastaturen nur 7 Bit. Aus diesem Grund muß bei der ASCII Tastatur eine Möglichkeit vorgesehen werden, auch das 8. Bit mit einzubeziehen. Dies wird durch einen Steuercode erledigt (hier CTRL "Klammeraffe"), der zwei Ebenen umschaltet. Diese beiden Ebenen sind in der folgenden Tabelle dargestellt. Nach dem Einschalten befindet man sich in der Standardebene, in der alle alphanumerischen Zeichen und die wichtigsten CTRL-Funktionen zugänglich sind. Mit CTRL "Klammeraffe" (SCAN Code 0) kann auf Zeichen in der höheren Ebene zugegriffen werden. Auf dieser Ebene liegen die PC-üblichen Steuertasten wie, BACKTAB, PRTSCR, NUMLOCK, PG UP, PG DOWN, usw, sowie die Funktionstasten und Kombinationen mit den Funktionstasten, z.B. SHIFT F1, ALT F1, CTRL F1, usw. Außerdem ist bei den PCs vorgesehen, daß mit Hilfe der ALT Funktion Tastencodes eingegeben werden können und es wird dann das entsprechende Zeichen dargestellt. Auch bei der NDR-ASCII Tastatur ist dies möglich, allerdings doch recht aufwendig. Der Syntax dafür sieht folgendermaßen aus:

CTRL "Klammeraffe", CTRL "Klammeraffe", Zeichencode, RETURN

z.B. "Back Slash"

CTRL "Klammeraffe", CTRL "Klammeraffe", 92, RETURN

Geben Sie diese Tastenkombinationen hintereinander ein, so erscheint an der Stelle an der der Cursor blinkt der "Back Slash".

; 7f del

db 14

: 56 V

In der folgenden Tabelle sind die beiden Ebenen dargestellt:

#### 1. Standardebene

```
general ASCII TO Scancode system using NDR KEY *
                         ; scan codes for ASCII as index
tbascl label byte
        db 0
                            0 CTRL-0, used as SPEZIAL FUNCTION CODE
        db 30
                            1 CTRL-A
                         ;
        db 48
                            2 CTRL-B
                         ;
        db 46
                            3 CTRL-C
        db 32
                            4 CTRL-D
                         ;
        db 18
                         ;
                            5 CTRL-E
        db 33
                            6 CTRL-F
                         ;
        db 34
                            7 CTRL-G
                         ;
        db 14
                            8 CTRL-H BTAB scan code
                         ;
        db 15
                            9 CTRL-I TAB scan code
                         ;
        db 28
                            a CTRL-J LF scan code
                         ;
        db 37
                         ;
                            b CTRL-K
                                                                               db 17
        db 38
db 28
                            c CTRL-L
                         ;
                                                                               db 45
                         ;
                            d CTRL-M CR scan code
                                                                               db 21
        db 49
                            e CTRL-N
                         ;
        db 24
                            f CTRL-O
                                                                               db 26
                         ; 10 CTRL-P
        db 25
                                                                               db 43
                                                                                                ; 5c
        db 16
                         ;
                           11 CTRL-Q
                                                                               db 27
                                                                                                  5d ]
                                                                  ; 34 4
        db 19
                         ; 12 CTRL-R
                                                                                                ; 5e
                                                                               db 7
                                                 db 6
                                                                  ; 35 5
        db 31
                         ; 13 CTRL-S
                                                                               db 12
                                                                                                  5£
                                                db 7
                                                                  ; 36 6
        db 20
                         ; 14 CTRL-T
                                                                               db 41
                                                                                                  60
                                                                  ; 37
                                                db 8
        db 22
                         ; 15 CTRL-U
                                                                               db 30
                                                                                                  61 a
                                                дъ9
                                                                  ; 38 8
        db 47
                         ; 16 CTRL-V
                                                                               db 48
                                                                                                ; 62 b
                                                                  ; 39 9
                                                db 10
                         ; 17 CTRL-W
        db 17
                                                                               db 46
                                                                                                ; 63
                                                db 39
                                                                  ; 3A :
        db 45
                         ; 18 CTRL-X
                                                db 39
                                                                               db 32
                                                                                                  64
                                                                  ; 3B ;
        db 21
                         ; 19 CTRL-Y
                                                                               db 18
                                                                                                  65
                                                db 51
                                                                  ; 3C <
                                                                                                ï
        db 44
                         ; la CTRL-Z
                                                                               db 33
                                                db 13
                                                                  ; 3D =
        db 26
                         ; 1b CTRL-[
                                                                               db 34
                                                                                                ; 67
                                                                  ; 3E >
                                                db 52
        db 43
                         ; 1c CTRL-\
                                                                               db 35
                                                                                                  68
                                                                  ; 3F ?
                                                db 53
        db 27
                         ; 1d CTRL-]
                                                                               db 23
                                                                                                  69
                                                db 3
                                                                  ; 40 Q
                         ; le CTRL-
        дъ7
                                                                               db 36
                                                                                                ; 6a
                                                                  ; 41 A
                                                db 30
        db 12
                         ;
                           1f CTRL-
                                                                               db 37
                                                                                                ; 6b
                                                db 48
                                                                  ; 42 B
        db 57
                         ; 20 space
                                                                               db 38
                                                                                                ; 6c 1
                                                db 46
                                                                  ; 43 C
        db 2
                         ; 21
                                                                               db 50
                                                                                                  6d m
                                                db 32
                                                                  ; 44 D
        db 40
                         ; 22
                                                                               db 49
                                                                                                  6e n
                                                                                                ;
                                                                  ; 45 E
                                                db 18
        db 4
                         ; 23 #
                                                                               db 24
                                                                                                  6£ /
                                                db 33
                                                                  ; 46 F
        db 5
                                                                               db 25
                                                                                                  70 p
                         ;
                           24
                                                db 34
                                                                  ; 47 G
                         ; 25 %
        db 6
                                                                               db 16
                                                                                                  71
                                                db 35
                                                                  ; 48 H
        db 8
                         ; 26
                                                                               db 19
                                                                                                  72
                                                db 23
                                                                  ; 49 I
        db 40
                         ; 27
                                                                               db 31
                                                                                                ; 73
                                                db 36
                                                                  ; 4a J
        db 10
                         ; 28
                                                                               db 20
                                                                                                ; 74
                                                   37
                                                ďЪ
                                                                    4b K
                         ; 29
        db 11
                                                                               db 22
                                                                                                  75
                                                db 38
                                                                  ; 4c L
        db 9
                         ; 2A
                                                                                                  76
                                                                               db 47
                                                db 50
                                                                  ; 4d M
        db 13
                         ; 2B +
                                                                               db 17
                                                                                                ; 77
                                                db 49
                                                                  ; 4e N
        db 51
                         ;
                           2C
                                                                                                ; 78
                                                                               db 45
                                                db 24
                                                                  ; 4£ 0
        db 12
                         ; 2D
                                                                               db 21
                                                                                                ; 79
                                                db 25
                                                                 ; 50 P
                         ; 2E
        db 52
                                                                               db 44
                                                                                                  7a
                                                db 16
                                                                  ; 51 Q
        db 53
                         ; 2F /
                                                                                                ; 7b (
                                                                               db 26
                                                db 19
                                                                  ; 52 R
                         ; 30 0
        db 11
                                                                  , 53 S
                                                                               db 43
                                                                                                ; 7c |
                                                db 31
        db 2
                         ;
                           31
                                                                                                ; 7d }
                                                                               db 27
                                                db 20
                                                                  ; 54 T
        db 3
                         ; 32 2
                                                                               db 41
                                                                                                  7e
                                                                  ; 55 U
                                                db 22
```

db 47

# 2. Zweite Ebene (vor jedem Zeichen CTRL "Klammeraffe" drücken)

tbasc2		; scan codes for ASCII w		
	db 0	; 0 CTRL-0, used as SP	EZIAL FUNCTION CO	DE
	db 15	; 1 CTRL-A BACKTAB		•
	db 55	; 2 CTRL-B PRTSCR	db 127	; 38 B
	db 69	; 3 CTRL-C NUMLOCK	db 128	; 39 9
	db 70	; 4 CTRL-D SCROLL	ф 0	; 3A :
	db 73	; 5 CTRL-E PG UP	ф O	; 3B ;
	db 81	; 6 CTRL-F PG DOWN	db 111	; 3C < ALT-F8
€	®⊃ 83	; 7 CTRL-G DEL	db 131	; 3D =
``	, 75 , 75	; 8 CTRL-H LEFT	db 112	; 3E > ALT-F9
	db 77 db 80	; 9 CTRL-I RIGHT	db 113 db 132	; 3F ? ALT-F10
	db 72	; a CTRL-J DOWN ; b CTRL-K UP	db 132 db 94	; 40 @ shifted codes used for shift-FUNKTIONS
	db 79	• • • • • • • • • • • • • • • • • • • •	db 108	; 41 A CTRL-F1
	db 74	; c CTRL-L END ; d CTRL-M ALT RIGHT	db 106	; 42 B ALT-F5 ; 43 C ALT-F3
	db 76	; e CTRL-N ALT PGDOWN	db 96	: 44 D CTRL-F3
	db 71	; f CTRL-O HOME	db 86	; 45 E SHIFT-F3
	db 78	; 10 CTRL-P GREY +	db 97	; 46 F CTRL-F4
	db 84	; 11 CTRL-Q ALT PGUP	db 98	: 47 G CTRL-F5
	ф ()	; 12 CTRL-R	db 99	; 48 H CTRL-F6
	<u>аъ</u> 0	; 13 CTRL-S	db 91	; 49 I SHIFT-P8
	<b>db</b> 0	; 14 CTRL-T	db 100	; 4a J CTRL-F7
	db 0	; 15 CTRL-U	db 101	; 4b K CTRL-F8
	db 82	; 16 CTRL-V INS	db 102	; 4c L CTRL-F9
	db 0	; 17 CTRL-W	db 110	; 4d M ALT-F7
	ф ()	; 18 CTRL-X	db 109	; 4e N ALT-F6
	db 0	; 19 CTRL-Y	db 92	; 4f O SHIFT-F9
	db.0	; la CTRL-E	db 93	; 50 P SHIFT-P10
	db 68	; 1b CTRL-[ - F10	db 84	; 51 Q SHIFT-F1
	Ф0	; le CTRL-\	db 87	; 52 R SHIFT-F4
	σ <b>ρ</b> 0	; ld CTRL-]	db 95	; 53 S CTRL-F2
	qp ()	; le CTRL-A	db 88	; 54 T SRIPT-F5
	gp 0	; 1f CTRL	db 90	; 55 U SHIFT-F7
	<b>රෝ</b> 57 රෝ 59	; 20 space ++++	db 107	; 56 V ALT-F4
	db 60	; 21   F1 ; 22 " F2	db 85	; 57 W SHIFT-F2
	db 61	; 23 # F3	db 105 db 104	; 58 X ALT-F2
	db 62	; 24 \$ F4	qp 89	; 59 Y ALT-F1 (deutsch)
	db 63	; 25 % F5	qp 0	; 5a Z SHIFT-F6 (deutsch) ; 5b [
	db 64	; 26 6 F6	db 103	; 5b { ; 5c \ CTRL-F10 db 50 ; 6d m
	a®a 65	; 27 ' F7	db 27	; 5d ] db 49 ; 6e n
	66	; 28 ( F8	ф 131	; 5a db 24 ; 6f o
	db 67	; 29 ) F9	db 12	; 5f db 25 ; 70 p
	db 68	; 2A * (F10 also)	db 41	; 60 T db 16 ; 71 q
	db 131	; 2B +	db 30	; 61 a db 19 ; 72 r
	db 0	; 2C ,	db 48	; 62 b db 31 ; 73 s
	db 130	; 2D -	db 46	; 63 c db 20 ; 74 t
	<b>ф</b> (	; 2E .	db 32	; 64 d db 22 ; 75 u
	<b>ф</b>	; 2F /	db 18	; 65 e db 47 ; 76 v
	db 129	, 30 0	db 33	; 66 £ db 17 ; 77 w
	db 120	; 31 1	db 34	; 67 g db 45 ; 78 x
	db 121	; 32 2	db 35	; 68 h db 21 ; 79 y
	db 122	; 33 3	db 23	; 69 i db 44 ; 7a z
	db 123	; 34 4	db 36	; 6a j db 0 ; 7b {
	db 124 db 125	; 35 5	db 37	; 6b k db 0 ; 7c
	db 126	; 36 6 ; 37 7	qp 38	; 6c 1 db 0 ; 7d } db 0 ; 7e ~
	- IZU	, 31 1		db 0 ; 7a → db 83 ; 7£ del ok.
in .				an so ; /r del ok.

## Erläuterungen zum BIOS V1.3

Das BIOS V1.3 unterstützt bereits die meisten der im Handbuch beschriebenen Spezifikationen. In der folgenden Tabelle sehen Sie die bereits unterstützten Hardware Komponenten:

- CPU8088
- NDR Speicherbaugruppen (ROA64, RAM64/256, ROA256/1M)
- NDR Graphik (GDP64k)
- NDR ASCII Tastatur mit KEY
- NDR FLO3 mit Standard TEAC Laufwerken FD55F..
- NDR SER und CENT

Parallel zu den oben genannten Graphik und Parallel- und Serielladapter sind über die BUSKOPP-Baugruppe auch die PC Graphikkarten und Seriell- und Paralleladapter einsetzbar.

- PC-Graphik über BUSKOPP einsetzbar (MGA, Hercules, CGA, EGA und VGA)
- PC-parallele und serielle Schnittstelle

Von denen im Handbuch angegebenen Spezifikationen sind nur noch wenige Funktionen noch nicht erfüllt.

- Die angesprochene Festplatte mit dem OMTI Controller ist noch nicht implementiert
- Die Smart Watch zum automatischen Laden der Uhrzeit nach dem "Power ON" ist ebenfalls noch nicht realisiert.
- Für den NDR-Computer mit der FLO3 existiert noch keine Formatierroutine für Disketten. Diese Routine wir später Diskette erhältlich sein.

## Achtung!

Im Handbuch auf den Seiten 27 und 28 wird die Jumperstellung der FLO3 bei Verwendung der EGA-Karte beschrieben. Bei der jetzt ausgelieferten BIOS Version 1.3 muß die FLO3 bzw. FLO2 generell auf die Adresse 0F0H umgestellt werden (siehe Handbuch). Die SER des NDR-Computers, die normalerweise auf dieser Adresse liegt, muß, wenn Sie verwendet wird, auf die Adresse 0F8h gelegt werden.

Wir	wünschen	Ihnen	viel	Spaß	mit	dem	NDR-PC

Ihr GRAF Computer Team



## Ergänzung zum Handbuch CPU8088

### **BIOS 1.5**

Sie erhalten hiermit die BIOS-Version 1.5 für die CPU 8088. Diese neue Version ermöglicht nun neben einigen anderen Verbesserungen u. a. auch den Betrieb einer Festplatte.

## Das Formatierprogramm UFORM

Auf der mitgelieferten Diskette befindet sich das Formatierprogramm UFORM.EXE. Es ermöglicht Ihnen, auf dem NDR-Computer Disketten zu formatieren, die auch von anderen PC's gelesen werden können.

Das Programm bietet Ihnen drei Möglichkeiten zum Formatieren: Sie können auf einem 40-Spur-Laufwerk 40-Spur-Disketten formatieren. Weiterhin können auf einem 80-Spur-Laufwerk sowohl 40-Spur- als auch 80-Spur-Disketten formatiert werden. Eine Überprüfung des Formatiervorgangs ist ebenfalls in das Programm integriert.

Die Formatier-Routine arbeitet mit der FLO-2 und der FLO-3 zusammen.

Auf der FLO-3 müssen an JMP2 die Anzahl der WAIT-States auf '3' eingestellt sein. Dies ist der Standardwert, so daß normalerweise keine Neueinstellung notwendig ist. Bei Unklarheiten können Sie die genaue Lage und Einstellung von JMP2 dem FLO-3 Handbuch entnehmen.

#### Anschluß einer Harddisk

Mit Hilfe der neu entwickelten Buskopplung kann u.a. auch ein Festplatten-Controller am System betrieben werden. Dadurch haben nun auch Sie als NDR-Anwender Zugang zu einem schnellen und ausreichend dimensionierten Speichermedium.

Momentan bieten wir zwei Festplatten an, die am NDR-Computer betrieben werden können:

ST 251 mit 820 Zylindern, 6 Köpfen, 40MB


ST 225 mit 615 Zylindern, 4 Köpfen, 20MB

Beachten Sie bei der Inbetriebnahme der Festplatte, daß die Verbindungskabel richtig angeschlossen werden. Sie benötigen ein 20-adriges unverdrilltes und ein 34-adriges verdrilltes Kabel.

Zur Orientierung sind auf den Leiterplatten der Harddisk und des Controllers die Pinnummern neben den Steckern angegeben.

Das Drive-Select muß an dem Jumper J7 auf 2 eingestellt werden. Dieser Jumper befindet sich an der Rückseite der Harddisk zwischen den beiden Steckeranschlüssen.

- CPU 8088	





Skizze: Einstellung von J7 (Rückansicht der Harddisk)

dem Programm HDFORMAT, das sich auf der mitgelieferten Diskette befindet, werden Festplatten von 20MB und 40MB Kapazität an einem Omti-Controller formatiert.

## Formatieren einer neuen Platte:

1. Jumpereinstellung für Harddisk auf Omti-5520B-Controller:

W1 W2 W3 W4

ON ON ON ON für ST 251, 40MB OFF ON OFF ON für ST 225, 20MB

## 2. HDFORMAT aufrufen.

Die verwendete Platte wird anhand der Jumper automatisch eingestellt. Das Programm fragt zusätzlich, ob defekte Sektoren auf der Platte vorhanden sind. Wenn dies der Fall ist, sind die defekten Sektoren meist an einem Aufkleber auf der Festplatte angegeben. Diese können Sie dem Programm mitteilen, wodurch der Formatiervorgang schneller abläuft.

HDFORMAT führt die Low-Level-Formatierung durch. Das Hilfsprogramm READ.EXE dient zum Test und zum Einkreisen von Fehlern und wird normalerweise benötigt.

## 3. Festplatte partitionieren

- Legen Sie Ihre DOS-Diskette ein und rufen Sie FDISK C: auf. Daraufhin erscheint das Hauptmenü von FDISK auf dem Bildschirm.

- Wählen Sie die Option (1) 'Erstellen einer DOS-Partition'! Sie befinden sich nun in einem Untermenü.

- Zur Erstellung einer primären DOS-Partition betätigen Sie die RETURN-Taste, um die Standard-Auswahl (1) zu akzeptieren.

- Anschließend geben Sie 'J' ein, um die ganze Festplatte (maximal 32MB) für die DOS-Partition zu verwenden.

CPU 8088



- Das System wird jetzt neu gestartet. Dazu muß sich ihre System-Diskette in Laufwerk A: befinden.

## 4. Formatieren

Rufen Sie FORMAT C: /S auf (Das Programm befindet sich auf Ihrer Systemdiskette). Die Festplatte wird jetzt unter DOS formatiert, wobei anschließend noch das System mitkopiert wird.

- 5. Einrichten eines erweiterten DOS-Speicherbereichs:
- Wenn Ihre Festplatte über mehr als 32MB verfügt, oder wenn Sie mehrere logische Laufwerke für die Festplatte bestimmen möchten, können Sie mit FDISK einen erweiterten Speicherbereich einrichten.

Dazu wählen Sie im Untermenü von FDISK die Option (2) Erstellen einer erweiterten DOS-Partition'.

- Das Menü zeigt die Gesamtzylinderzahl an, die für einen erweiterten Speicherbereich verfügbar ist. Der Standardwert für die Speicherbereichsgröße ist der auf der Festplatte maximal verfügbare Speicherplatz. Betätigen Sie die RETURN-Taste zur Bestätigung des Standardwertes oder geben Sie die gewünschte Größe in Zylindern an.
- Nach dem Einrichten des erweiterten Speicherbereichs müssen Sie ein logisches Laufwerk für den Bereich festlegen. Nach Auswahl von Option (3) aus dem Menü Erstellen einer DOS-Partition' können Sie die gewünschte Partitionsgröße (Zylinderanzahl) für das logische Laufwerk D: angeben. Sie können hier die gesamte verbleibende Kapazität angeben; es ist aber auch möglich, den erweiterten Speicherbereich auf mehrere logische Laufwerke zu verteilen. Dazu fordert Sie FDISK solange auf, die gewünschte Partitionsgröße für das aktuelle Laufwerk anzugeben, bis der gesamte Speicherbereich einem logischen Laufwerk zugeteilt wurde.

### 6. Booten von der Platte.

Wenn keine Diskette in Laufwerk A: eingelegt ist, wird ab sofort automatisch von der Platte gebootet. Dazu muß sich, wie oben beschrieben, auf der aktiven DOS-Partition ein System befinden (FORMAT C:/S). Achtung: Beim Hochlaufen des Systems kann dies mit angeschlossener Festplatte lange dauern (1/2 min od. ähnl.).

Graf Elektronik Systeme Grabh Magnusstraße 13 - Postfach 1610 8960 Kempten (Allgäu) Telefon (08.31) 62.11 Teletex: 831804 - GRAF Telex: 17.831804 - GRAF Datentelefon: (08.31) 6.93.30

Fillala Hamburg Ehrenbergstraße 56 2000 Hamburg 50 Telefon: (0 40) 38 81 51

Filiale München:
Georgenstraße 61
8000 München 40
Telefon: (0 89) 2 71 58 58
Öffnungszeiten der Filialen:
Montag – Freitag
10 00 – 12.00 Uhr, 13.00 – 18.00 Uhr
Samstag 10.00 – 14.00 Uhr

Verkauf: Computervilla Ludwigstraße 18 b (bei Möbel-Krügel) 8960 Kempten-Sankt Mang Öffnungszeiten; Montag – Freitag 10 00 – 12:00 Uhr, 13:00 – 18:00 Uhr langer Samstag 10:00 – 14:00 Uhr

