

SBC3

Die universelle CPU-Baugruppe mit der CPU Z80

für den NDR-Computer

Ausgabe 3

Graf Elektronik Systeme GmbH



Inhalt

7.

8.

9.

10.

11.

1.	Einführung
2.	Technische Daten2
3.	Prinzipbeschreibung
4.	Aufbauanleitung .5 4.1 CMOS-Warnung .5 4.2 Stückliste .5 4.3 Bestückungsplan .7 4.4 Layout Bestückungsseite mit Bestückungsplan .7 4.5 Layout Bestückungsseite .8 4.6 Layout Lötseite .8 4.7 Aufbau Schritt für Schritt .9
5.	Testanleitung
6.	Fehlersuchanleitung

Die Zeitschrift LOOP72

Seite

1. Einführung

1.1 Zum NDR-Klein-Computer

Der NDR-Klein-Computer wird in der Fernsehserie "Mikroelektronik" - Mikroeomputer selbstgebaut und programmiert" aufgebaut, erklärt und in Betrieb genommen. Diese Serie wird vom Dorddeutschen Rundfunk, vom Sender Freies Berlin, vom Bayrischen Fernsehen und von Radio Bremen ausgestrahlt. Es werden bald auch die Regionalsender anderer Bundesländer die Sendung in ihr Programm aufnehmen. Zur Serie gibt es einige Begleitmaterialien, es ist daher nicht unbedingt notwendig, die Fernsehserie gesehen zu haben, um den NDR-Klein-Computer zu bauen und zu begreifen:

- Buch

Rolf-Dieter Klein,
"Rechner Modular"
Der NDR-Klein-Computer selbstgebaut und programmiert
ISBN 3-7723-8721-7, DM 68,erschienen im Franzis-Verlag, München
Auf diesem Buch baut die NDR-Serie auf

- Zeitschriften "mc" und "ELO" des Franzis-Verlages
- Zeitschrift "LOOP" der Firma Graf (siehe Kapitel 11.1)
- Videocassetten:


lizensierte Originalcassetten für den privaten Gebrauch. Auf diesen zwei Cassetten sind die 26 Folgen der Fernsehserie enthalten. Systeme: VHS, Beta, Video 2000 Preise: siehe gültige Preisliste

1.2 Wozu dient die Baugruppe

Die Baugruppe SBC3 ist ein "Single Board Computer", d.h. soviel wie Einplatinencomputer. Ein "Einplatinencomputer" ist ein für sich allein funktionierender Computer, der nur noch diverse Ein/Ausgabe Einheiten fehlen um vernünftig arbeiten zu können. Auf dieser "SBC" sind CPU, Speicher und Schaltungen zur Steuerung der CPU vorhanden. Bei CP/M-Betrieb ersetzt die Baugruppe SBC3 die Baugruppen BANKBOOT und CPUZ80. Eine ROA64k oder RAM64/258 ist bei CP/M Betrieb schon noch nötig.

1.3 Wie setzt man die Baugruppe SBC3 ein

Da es sich um eine universelle CPU-Baugruppe handelt, kann die Baugruppe mit allen Baugruppen die für die CPU Z80 einsetzbar sind eingesetzt werden. Dies reicht vom Einsteigerpaket mit HEX-Tastatur bis zum Kommerziell einsetzbaren CP/M-Computer. Abb. 1 zeigt die Konfiguration beim Einsteigerpaket. Abb. 2 zeigt die SBC3 in einer Konfiguration mit Bildschirm und Tastatur, aber ohne Floppy-Laufwerke. Abb. 3 zeigt die Systemkonfiguration beim vollausgebauten CP/M-System (mit Floppy-Laufwerken und eventuell Festplatte).







Abb 1: Konfiguration beim Einsteigerpaket

Abb.2: Mögliche Konfiguration beim System ohne Floppy und ohne CP/M



Statt der ROA64k kann auch die dynamische Speicherkarte RAM64/256 verwendet werden. Als Stromversorgung wird das Netzgerät NE2 verwendet

Abb.3: Migliche Konfiguration beim System mit Floppy und CP/M

2: Technische Daten

Baugruppengröße: 100 x 160 mm (Europakarte) Bus: NDR-Bus

Spannungsversorgung: +5V

Stromverbrauch: 500 mA

Durch default-Einstellung der JMP mögliche Speicher: 8k (2764, 6264)

Einsetzbare Speicher:EPROM: 4K (2732) max. 64k aber nur 32k 8K (2764) sind sinnvoll, da 16K (27128) sonst kein RAM 32K (27256)

> RAM: 2K (6116) max. 16k 8K (6264 bzw. 5565 usw.)

Akku: Spannung: +2,4V, Kapazität: 120 mAh ungefähre Haltedauer der RAM-Speicherinformation: 1 Jahr

BANK-Logik zur Adressierung von 1 MByte


Voll gepufferter Daten-, Adress- und Steuerbus

Taktversorgung: 4 (Z80A) und 8 MHz (Z80H)

Wait-Zyklen einstellbar getrennt für Speicher und I/O

3. Prinzipbeschreibung

3.1 Blockschaltbild SBC3



3.2 Beschreibung des Blockschaltbildes und Schaltungsprinzip

Die CPU Z80 ist das Herz der Schaltung. Sie steuert zentral alle Abläufe des Computers. Einsetzbar sind die Z80-Typen Z80, Z80A, Z80B und Z80H. Damit die CPU vernünftig arbeiten kann braucht sie eine Taktversorgung und eine RESET-Logik. Der Takt bestimmt die Arbeitsgeschwindigkeit der CPU. Die RESET-Logik muß dafür sorgen, daß bei Tastendruck oder beim Einschalten des Computers ein RESET durchgeführt wird. Dazu ist es notwendig, daß für 3 Taktzyklen ein LOW-Signal am RESET-Eingang der CPU anliegt. Erklärung RESET: RESET bedeutet Rücksetzen und setzt die CPU in den Anfangszustand zurück.

Die Speicher sind die Arbeitsebenen der CPU. Vom Speicher holt er sich die Befehle die er dann ausführt, legt dort Daten ab, holt sie wieder etc. Dabei gibt es grob umrissen zwei Typen von Speichernis ROMs und RAMs. ROM ist die Abkürzung für "READ ONLY MEMORY" und bedeutet, daß von diesem Speicher nur gelesen werden kann. Die Speicherinformationen (Programme) sind dort fest eingebrannt und bleibt auch nach Abschalten der Spannungsversorgung erhalten. Das EPROM ist ein weiterentwickeltes ROM, das mit UV-Licht gelöscht werden kann. RAM ist die Abkürzung für "RANDOM ACCESS MEMORY" und bedeutet, daß auf diesen Speicher geschrieben und von ihm gelesen werden kann. Der Nachteil an diesen Speichern ist, daß nach Abschalten der Versorungsspannung die Speicherinformation gelöscht wird. Deshalb wurde hier bei der SBC3 eine Akku-Pufferung vorgesehen, die nach Abschalten der Spannungsversorgung die RAMs mit Strom versorgt.

Die BANK-AUSWAHL-LOGIK wird nur benötigt, wenn die SBC3 im CP/M-System eingesetzt wird. Hier dient sie dazu den Adressraum des ZBO auf 1 Mbyte zu erhöhen. Zum "booten" des Betriebssystems werden die Speicher auf der SBC3 verwendet. Das Betriebssystem wird von der Diskette auf eine Speicherbank geladen, die dann aufgerufen wird.

Die BUFFER dienen dazu den Datenbus, Adressbus und Steuerbus zu verstärken und auf den BUS weiter zu geben.

Die WAIT-Logik muß nur dann eingesetzt werden, wenn sie mit der CPU ZBØH mit 8 MHz ihr System betreiben. Dabei können entweder die Speicher oder irgendwelche EIN/AUSGABE-Einheiten für die CPU zu langsam sein. Die WAIT-Zyklen können für Speicher und EIN/AUSGABE-Einheiten getrennt eingestellt werden (bis zu je 4 WAIT-Zyklen).

3.3 Prinzipbeschreibung CP/M und "booten"

Das Betriebssystem CP/M benötigt einen RAM-Bereich von 0000H beginnend. Dies kann mit Hilfe der Bankumschaltung erreicht werden. Das Betriebssystem ist aber auf Diskette gespeichert und muß in den RAM-Bereich geladen werden. Um das Betriebssystem in diesen Bereich zu laden, verwendet man das Prinzip des "Bootstrap-Loaders". D.h. der Monitor (Flomon) lädt das Betriebssystem von der Floppy-Disc in den RAM-Bereich und springt nach dem Laden in den RAM-Bereich und startet das eben geladene Betriebssystem CP/M. Diesen Vorgang bezeichnet man als "booten".

Dabei sitzt auf der SBC3 das "Boot-EPROM" (FLOMON). Der RAM-Bereich in den das CP/M geladen wird, muß durch eine ROA64k oder eine RAM64/256 zur Verfügung gestellt werden. Aber es wird keine BANKBOOT mehr benötigt.

4. Aufbauanleitung

4.1 CMOS-Warnung

CMOS-Bausteine sind hochempfindlich gegen elektrostatische Aufladung! Bewahren oder transportieren Sie CMOS-Bausteine nur auf dem leitenden Schaumstoff! (Alle Pins müssen kurzgeschlossen sein).

Tip: Fassen Sie an ein geerdetes Teil (z.B. Heizung, Wasserleitung oder an den Schutzkontakt der Steckdose, bevor Sie einen Baustein berühren.

Bitte beachten Sie hierzu auch den Artikel "Schutzmaßnahmen für MOS-Schaltungen" in unserer Zeitschrift LOOP3.

Bei der SBC3 sind die RAM 8k oder RAM 2k CMOS-Bausteine.

4.2 Stückliste

	DOGORIIB			
1	10389	Original GES-Plat druck r4	tine mit Lötsto	oplack und Bestückungs-
1	10388	Handbuch Ausgabe	2	
1 1 1 1 2 1 1 2 2 4 1 1	60095 60102 60115 60118 60135	74 04 74 121 74 LS 00 74 LS 01 74 LS 04 74 LS 32 74 LS 74 74 LS 138 74 LS 139 74 LS 164 74 LS 245 74 LS 245 74 LS 273 74 LS 688 CPU Z80A	J1 J4 J24 J14 J3,J11 J2 J16 J5,J13 J12,J14	6 Iverter Monoflop 4 NAND 4 NAND (open Collector) 6 Inverter 4 OR 2 D-Flip-Flop 3 zu 8 Dekoder 2 zu 4 Dekoder 8-Bit Schieberegister 8-Bit-Tri-State Bustreiber 8-Bit Größenvergleicher CPU
ī	10357	RAM 8k		RAM-Speicher 8kbyte
1	60179		Q 1	Quarz 8 MHz
11 2	60239 60248	100 nF 10 uF	C1, C2, C4-C12 C3, C13	Keramik-Kond. 100 nF Tantal-Kond. 10 uF
9 1 2 3 1 1 1 1	60626 60617 60627 60648 60746 60631 60643 60519 60518	1k 10k 2,2k 4,7k 68 220 330 8*1k 8*3.3k	R1, R2, R12 - R18 R10 R7, R8, R4, R5, R9 R3 R6 R11 RN2 RN1	Widerstände 1 kOhm Widerstände 2,2 kOhm Widerstände 2,7 kOhm Widerstande 68 Ohm Widerstand 220 Ohm Widerstand 330 Ohm Netzwerkw. 8*1 kOhm Netzwerkw. 8*3,3 kOhm
1	60290	1N4148	D1	Si-Diode
4	60486	Mod 225H		Shunt-Stecker
1 2	60502		JMP12, JMP13 JMP1, JMP15	
2	60603	BSX 20	TR1, TR2	Transistoren
1	60221	NCM-2,4	Akku	Akku 2,4 V
1	60301		S1	Taster für RESET

1	10406	ST 1		Steckerleiste
1	10405	ST 1	18-polige	Steckerleiste
1	60193		40-polige	IC-Fassung
4	60190		28-polige	IC-Fassung
6	60187		20-polige	IC-Fassung
3	60185		16-polige	IC-Fassung
9	60183		14-polige	IC-Fassung




Abb.: ICs und Sockel der SBC3






Abb.: Einzelne Bauteile der SBC3


4.3 Bestückungsplan




4.4 Layout Bestückungsseite mit Bestückungsplan



4.5 Layout Bestückungsseite



4.6 Layout Lötseite



4.7 Aufbau Bohritt für Sohritt

Auf einer Seite der Leiterplatte steht der Hinweis "löts" (Lötseite); auf dieser Seite wird ausschließlich gelötet. Die Bauteile sind nur auf der anderen Seite aufzustecken, der Bestückungsseite. Beim Einlöten der Bauelemente beginnt man am besten mit der gewinkelten Steckerleiste. Es sollte darauf geachtet werden, daß die Leiste parallel zur Leiterplatte liegt, um gut auf den Bus gesteckt werden zu können. Dabei sollten zuerst die beiden äußeren Stifte und einer in der Mitte verlötet werden. Dann empfiehlt es sich nachzuschauen, ob die Stecker parallel zur Platine liegen und ob keine "Bäuche" zwischen den verlöteten Stiften liegen. Sollten "Bäuche" vorhanden sein, muß wiederum in der Mitte der "Bäuche" ein Stift unter Druck angelötet werden. Liegt die Steckerleiste dann richtig, können die restlichen Stifte verlötet werden.

Nun wird die Leiterplatte mit den IC-Sockel bestückt. Dabei muß darauf geachtet werden, daß die Sockel richtig aufgesteckt werden. Im Bestückungsplan sind die Richtungen mit einer Kerbe gekennzeichnet. Sie muß mit der Richtung der Kerbe in der Fassung übereinstimmen. Außerdem ist die Lage der Fassungen auch auf der Bestückungsseite der Leiterplatte durch den Aufdruck sehr deutlich zu erkennen, oder auf dem Bestückungsplan, wenn kein Bestückungsdruck vorhanden.

Es sollten alle Fassungen auf einmal aufgesteckt werden und zum Verlöten umgedreht werden; dabei ist es hilfreich, wenn man beim Umdrehen die Fassungen mit einem Stück Karton auf die Leiterplatte drückt. So wird erreicht, daß die Fassungen alle eben und gerade liegen. Beim Löten sollten wiederum nur zwei Pins jeder Fassung (möglichst diagonal) verlötet werden. So können anschließend schräg liegende Fassungen noch problemlos korrigiert werden. Bevor die restlichen Pins verlötet werden, sollte noch auf die Bestückungsseite geschaut werden, ob die Fassungen richtig liegen und die Richtungen der Fassungen stimmen.

Die Kondensatoren C3 und C13 sind gepolt und dürfen auf keinen Fall falsch herum eingelötet werden. Der Pluspol ist mit einem "+" gekennzeichnet. Im Bestückungsplan ist der Pluspol ebenfalls mit einem "+" gekennzeichnet.

Die Kondensatoren C1, C2 und C4 bis C12 sind ungepolt und können ohne auf die Polung zu achten eingelötet werden.

Die Netzwerkwiderstände RN1 (8*3,3 kOhm) und RN2 (8*1 kOhm) haben einen gemeisamen Anschluß der mit einem Punkt am Bauelement und auf dem Bestückungsplan gekennzeichnet ist. Die Größe der Netzwerkwiderstände sind nicht durch Farboode ausgedrückt, sondern durch drei Ziffern. Dabei entsprechen die ersten beiden Ziffern den Anfangsziffern des Widerstandswertes und die dritte Ziffer die Zehnerpotenz, also die Anzahl der anzuhängenden Nullen. Beim 1 kOhm Netzwerkwiderstand steht der Zahlenwert "102" drauf, also 10 und zwei Nullen = 1 kOhm. Beim 3.3 kOhm Netzwerkwiderstand ist der Wert "332" aufgedruckt. Die anderen Aufdrucke mit Ausnahme des Punktes sind hier nicht von Bedeutung.

Die Widerstände R1 bis R18 sind Einzelwiderstände mit Farbcode. Die verwendeten Widersände im Farbcode:

Widerstandswerte

68 Ohm 220 Ohm

330 Ohm 1 kOhm

2,2 kOhm 4,7 kOhm

10 kOhm

Farbcode

blau - grau - schwarz rot - rot - braun orange - orange - braun

braun - schwarz - rot

rot - rot - rot

gelb - violett - rot braum - schwarz - orange Wie aus der Tabelle hervorgeht sind für die Widerstandswerte die ersten drei Ringe ausschlaggend. Der vierte Ring dient nur zur Toleranzangabe und ist meistens "gold".

Die Diode D1 ist gepolt und darf nicht falsch herum eingelötet werden. Die Kathode ist auf der Diode mit einem Strich gekennzeichnet. Auf dem Bestückungsplan ist die Kathode mit einem "K" beschriftet.

Die beiden Transitoren TR1 und TR2 haben drei Anschlüße: Basis, Emitter und Collector. Auf dem Bestückungsplan sind die Anschlüße mit B, C und E bezeichnet. Am Transistor ist der Anschlüßpin der der "Nase" am Transistorgehäuse am nächsten kommt der Emitter. Der mittlere PIN ist die Basis und der dem Emitter gegenüberliegende der Collector. Der Transistor kann einfach eingesetzt werden, ohne daß die Beinchen gekreuzt werden müssen.


Der Quarz Q1 ist ungepolt und sollte möglichst liegend eingelötet werden. Dabei sollten Sie aber darauf achten, daß das Gehäuse des Quarzes nicht die Leiterplatte berührt, und damit Kurzschlüsse zwischen Leiterbahnen verursachen könnte. Sie könnten aber auch etwas Isoliermaterial (z.B. etwas Papier) unter den Quarz legen um dies sicher zu verhindern.

Die beiden Stiftreihen 2*2 werden an JMP1 und an JMP15 eingesetzt. Die Stiftreihe 4*2 wird an JMP12 und JMP13 eingesetzt. Die Shuntstecker werden je nach Systemkonfiguration gesteckt (siehe Einstellung der JMP).

Der Taster S1 kann aufgrund der Bohrungen auf der Leiterplatte nicht falsch herum eingelötet werden.

Falls die SBC3 ins GEH3 (Art. Nr. 10673) eingebaut werden soll, benötigen Sie das Rückwandblech für CPU's (Art. Nr. 10828). Dieses Rückwandblech wird zum einen an die Leiterplatte mit zwei Schrauben festgeschraubt, und zum anderen an die Rückwand des Gehäuses. Damit ist die Baugruppe fest justiert.

Der Akku "NCM 2,4" hat drei Beinchen wobei 2 für den "+" Pol sind und einer der "-" Pol. Infolge der Rasterung auf der Platine kann der Akku nicht falsch herum eingelötet werden. Falls die Bohrungen für den Akku zu klein sind, müssen Sie die Beinchen des Akku mit einer Flachzange etwas quetschen, oder Sie löten den Akku einfach nur auf die Bohrungen auf.



5. Testanleitung

5.1 Erste Prüfung ohne ICs

Die Platine ist bis jetzt erst mit den Sockeln und mit den passiven Bauelementen bestückt. Mit diesem Aufbau werden die ersten Tests durchgeführt.

Wenn Sie den Akku und die Diode richtig bestückt haben müssen an Pin 28 der IC-Sockel IC8 und IC9 jeweils ca. 2,5 V anliegen. Dies ist die Pufferspannung für die RAMs.

Zum nächsten Test muß die Baugruppe in den Bus gesteckt werden. Achten Sie beim Einstecken in den Bus, daß Sie die Baugruppe richtig herum einsetzen. Ein falsches Einstecken, z.B. um ein Pin zu weit rechts kann zu Kurzschlüssen führen und kann Bauelemente zerstören.

Man mißt, ob an allen IC-Sockeln die Versorgungsspannung von +5V ankommt. Dabei liegt jeweils am letzen Pin eines (z.B. bei 14-poligen an Pin 14) liegt die Versorgungsspannung von +5V. OV bzw Masse liegt jeweils auf dem letzten Pin der ersten Reihe (bei 14-poligen auf Pin 7, bei 16-poligen auf Pin 8, bei 20-poligen auf Pin 10).

An Pin 28 der ICs 8 und 9 liegen jetzt ca. 4,5 V. Das kommt davon, daß an der Diode ca. 0.7V abfallen. Liegt die Spannung unter 4,5 V ist die Spezifikation für die Speicher nicht mehr erfüllt. Trotzdem läuft die Schaltung fast in jedem Falle, da diese CMOS-RAM relativ unempfindlich gegen Versorgungsspannungserniedrigung sind.

Liegt die Versorgungsspannung +5V und OV (Masse) an den richtigen Pins an können die ICs eingesetzt werden. Dabei muß auf die Richtung der ICs geachtet werden. Die Markierung auf dem IC muß mit der Kerbe in der Fassung übereinstimmen.

5.2 Test im System

5.2.1 Test im HEX-System

Konfigurieren Sie Ihr System, wie in Punkt 1.3 dargestellt. Das EPROM EHEX2 wird auf den Einbauplatz IC6 gesteckt. Und mindestes ein RAM 8k muß gesteckt werden (IC8). Die JMP müssen jeweils in Stellung 1 gestellt sein (siehe 5.3.1). Sie können auch die Speicher die auf der SBC2 verwendet werden, allerdings müssen Sie dann die entsprechende Speicherkonfiguration an den JMP einstellen (siehe 5.4). Funktioniert die Baugruppe, so muß nach dem Einschalten das "Hallo-1.1" erscheinen.

5.2.2 Test im System mit Tastatur und Bildschirm ohne CP/M

Konfigurieren Sie Ihr System wie unter 1.3 erläutert. Stecken Sie das EPROM EGRUND2 auf den ersten Einbauplatz (IC6), der zweite (IC7) kann leer bleiben. Es kann aber auf diesen auch EGOSI2 oder ESPS2 gesteckt werden. Außerdem wird mindestes ein RAM 8k benötigt (IC8). Die JMP müssen wie unter 5.3.1 gesteckt werden. Verwenden Sie andere Speicher müssen Sie die JMP entsprechend der Speicherkonfiguration (siehe unter 5.4) eingestellt werden. Wenn Sie das System jetzt einschalten, muß das Grundmenu auf dem Bildschirm erscheinen.

5.2.3 Test im System mit CP/M


Konfigurieren Sie Ihr System wie unter Punkt 1.3. Auf dem ersten Steckplatz (J6) wird das EPROM "FLOMON" gesteckt. Auf dem vierten Steckplatz (J9) muß ein 8k RAM stecken. Haben Sie noch das alte FLOMON V1.5 müssen zwei 8k RAMs (J8 und J9) gesteckt sein. Die JMP müssen dann wie unter 5.3.2 beschrieben gesteckt sein. Es kann auch

die gleiche Speicherkonfiguration wie auf der BANKBOOT gewählt werden, dann muß aber die entsprechende Speicherkonfiguration mit den JMP eingestellt werden (siehe unter 5.4). Wenn Sie jetzt einschalten muß auf dem Bildschirm das kleine Menu mit "1 = Floppy Boot" "2 = Bank E0000H" usw, erscheinen.

5.2.4 Test mit dem ZEAT-System

Konfigurieren Sie das System wie beim CP/M-System. Das 8k EPROM "FLOMON" wird auf den ersten Steckplatz gesteckt. Die beiden EPROMS "ZEAT A" und "ZEAT B" werden auf die Einbauplätze 2 und 3 (J7, J8) gesteckt. Ein 8k RAM muß auf Steckplatz 4 (J9) gesteckt werden. Wenn Sie jetzt einschalten, muß dasselbe Menu wie beim CP/M System erscheinen. Wählen Sie Punkt 4 des Menu an, muß das Christiani ZEAT Menu erscheinen.

5.3 Einstellung der JMP



Skizze: Bestückungsplan mit JMP

Die stark schraffierten JMP (JMP1, JMP12, JMP13 und JMP15) sind "offene" JMP und müssen von Ihnen eingestellt werden. Die restlichen JMP (leicht schraffiert) sind auf der Lötseite voreingestellt und müssen normalerweise nicht geändert werden. Diese JMP müssem sie ändern, wenn Sie keine 8k Speicher verwenden, wenn Sie die CPU Z8DH mit 8 MHz einsetzen wollen oder wenn Sie den Takt zum Bus trennen wollen usw.


Einstellung der offenen JMP mit "Shunt-Stecker"

Dabei handelt es sich um die JMP1, JMP12, JMP13 und JMP15. Mit diesen 4 JMP kann die SBC3 als "Single Board Computer", ohne CP/M (bisher SBC2 oder CPU ZBØ mit ROA64k) oder als zentrale Baugruppe für CP/M (bisher CPU ZBØ und BANKBOOT) mit FLOMON oder mit ZEAT (Assembler von Christiani) verwendet werden. Vorausgesetzt ist dabei, daß 8k-EPROMS (2764) und 8k-RAMs eingesetzt werden.

5.3.1 System mit Tastatur und Bildschirm ohne CF/M

Bei diesem System können maximal 2 EPROMs 2764 und 2 RAM 8k eingesetzt werden (32k).

Speicherkonfiguration:



JMP9


JMP12

5.3.2 System mit CP/M

Bei diesem System können auch maximal 2 EPROMs 8k und 2 RAMs 8k eingesetzt werden. Auf der Adresse 2000H kann noch das Grundprogramm EGRU2000, oder EGDSI2 usw. stecken.

JMP16

Speicherkonfiguration:




5.3.3 System mit CP/M und ZEAT

Bei diesem System werden 3 EPROMS 8k und 1 RAM 8k eingesetzt.

Speicherkonfiguration:

2764 2764	2764 ///6264	
0000Н	SFFFH 6000H	7FFFH




Dies sind die drei Einstellungen, mit denen die SBC3 normalerweise betrieben wird. Wollen Sie andere Speicher als 8k Speicher verwenden oder die CPU ZBØH mit 8 MHz dann müssen Sie die voreingestellten JMP "anrühren".


5.4 Speicherkonfigurationen und dazugehörige Jumperstellungen

- 5.4.1. System ohne CP/M mit 8k EPROMs und 8k RAMs (siehe 5.3.1)
- 5.4.2. System mit CP/M mit 8k EPROMs und 8k RAMs (siehe 5.3.2)
- 5.4.3. System mit CP/M und ZEAT mit 8k EPROMs und 8k RAM (siehe 5.3.3)

5.4.4 System ohne CP/M mit 4k EPROMS (2732) und 2k RAMs (6116): Konfiguration wie SBC2




5.4.5. System ohne CP/M mit 4k EPROMs und 8k RAMs




JMP17

5.4.6. System ohne CP/M mit 8k EPROMs und 2k RAMs



5.4.7 System ohne CP/M mit 16k EPROMs und 2k RAMs

	6116	
27 128 27	7 128	
0000H	8000H 8FFFH	




27 128

27256

0000H


0000H


5.4.10. System ohne CP/M mit 32k EPROMs und 8k RAMs



5.4.11. System mit CP/M mit 8k EPROMs und 2k RAMs (wie BANKBOOT)

JMP13






JMP17


5.4.12. System mit CP/M mit 16k EPROMs und 2k RAMs

	6116	6116	
2712	8		
0000H	3FFFH	6000H 67FFH	
	4000H 47F	FH	



5.4.13 System mit CP/M mit 16k EPROMs und 8k RAMs





Verwenden Sie das System ohne CP/M und ohne Floppy-Laufwerke können Sie im Höchstfall 1 EPROM 27256 verwenden, da nur 32k ROM-Bereich sinnvoll sind. Beim CP/M-System sind nur 16k ROM vorgesehen, deshalb kann im Höchstfall nur 1 EPROM 27128 und kein EPROM 27256 verwendet werden. Ausnahme: Beim ZEAT-System von der Firma Christiani werden 3 EPROMs 2764 (8K) verwendet, also ein ROM/Bereich von 24k und ein RAM Bereich von 8k mit einem RAM 6264 (8k). Dies funktioniert aber nur beim ZEAT-System; bei diesem System wurde auch das FLOMON entsprechend geändert. Für dieses ZEAT-System muß der JMP1 in Stellung 2 stehen (Spannungsversorgung vom Akku trennen).

5.5 Allgemeine Erklärung der JMP

JMP16:

Dieser JMP dient dazu den Takt von 4 MHz auf θ MHz umzustellen (siehe Abb.)



JMP10 und JMP11:

Mit diesen beiden JMP können Sie ein bis vier WAIT-Zyklen, getrennt für I/O-Zugriff und Speicherzugriff einstellbar. Die WAIT-Zyklen werden nur benötigt, wenn Sie mit der CPU Z80H arbeiten (siehe Punkt 5.6).

JMF14:

JMP14 dient dazu, daß die WAIT-Logik für Speicher grundsätzlich bei jedem Speicherzugriff oder nur bei Speicherzugriff der auf der Baugruppe befindlichen Speicher, gestartet wird. In Stellung 1 wird die WAIT-Logik bei jedem Speicherzugriff gestartet; in Stellung 2 nur bei Zugriff auf Baugruppeninterne Speicher. Verwenden Sie die CPU Z8ØA brauchen Sie normalerweise keine WAIT-Zyklen und deshalb ist dann dieser JMP für Sie nicht von Bedeutung.

WAIT bei jedem Speicherzugriff JMP14 WAIT nur bei internem Speicherzugriff JMP14

JMP17:

Dieser JMP ist lediglich dazu da den Takt der CPU auf den BUS zu legen oder ihn vom BUS zu trennen. Interessant ist der JMP wenn Sie die Taktleitung des BUSSES mit dem Takt einer anderen Baugruppe belegen wollen. In diesem Fall müssen Sie JMP17 auftrenen.

JMP2, JMP3 und JMP4:

Diese drei Jumper sind für dazu da die verschiedenen Einsetzbaren Speichertypen "Pinkompatibel" zu machen. Verwenden Sie nur 8k EPROMs und 8k RAMs sind diese JMP voreingestellt und müssen nicht geändert werden. Verwenden Sie aber andere Speicher müssen diese JMP eingestellt werden. Siehe hierzu "Speicherkonfiguration und dazugehörige Jumperstellungen".

JMP6 und JMP7:

Diese beiden JMP dienen dazu den CS für die verschiedenen einsetzbaren EPROM-Typen einzustellen. Hier sind die Stellungen 32, 64, 128 und 256 für die EPROMs 2732, 2764, 27128 und 27256. Für das erste EPROM (J6) gilt JMP7, für das zweite EPROM (J7) gilt JMP9. Hier muß allerdings gesagt werden, daß immer nur zwei gleiche EPROM-Typen verwendet werden dürfen. Diese JMP sind für 8k EPROMs (2764) in Stellung "64" voreingestellt. Genaue Einstellung siehe unter "Speicherkonfigurationen und dazugehörige Jumperstellung".

JMP5. JMP6, JMP12, JMP13 und JMP15:

Diese 5 Jumper dienen dazu den CS für die verschiedenen einsetzbaren RAM-Typen einzustellen. Da sich der RAM Bereich beim System mit CP/M und beim System ohne CP/M ändert sind hierzu fünf Jumper nötig. JMP5 und JMP6 sind für 8k RAM-Bausteine (z.B. 6264) fest eingestellt. Die anderen drei Jumper sind variabel (siehe oben unter "Systemkonfiguration und dazugehörige Jumperstellung").

5.6 Betrieb mit der CPU Z8ØH mit 8 MHz

Wollen Sie die CPU Z80H einsetzen, müssen Sie folgende JMP ändern.

 Der Takt-Jumper (JMP16) muß auf der Lötseite aufgekratzt werden, und dann mit Lötbrücke in Stellung 2 einstellen (siehe Abb.).



2. Sie müssen, wenn Sie langsame Speicher oder langsame I/O Einheiten haben, WAIT-Zyklen einfügen. Dies geschieht mit den JMP8 und JMP10 und zwar getrennt für I/O-Zugriffe und für Speicherzugriffe. Sollte also die GDP64k oder die FLO2 Schwierigkeiten machen empfiehlt es sich zwei oder drei WAIT-Zyklen für I/O-Zugriffe einzufügen. Ein WAIT-Zyklus bei I/O-Zugriffen ist nicht sinnvoll einzustellen, da die CPU bei jedem I/O-Zugriff automatisch einen WAIT-Zyklus einfügt. Einstellung WAIT für I/O-Zugriff an JMP8: siehe Abb..

	JMP8
Beispiel 1: kein WAIT-Zyklus für Speicherzugriff 2 WAIT-Zyklen für I/O-Zugriff	JMP10
	JMP8
Beispiel 2: 2 WAIT-Zyklen für Speicherzugriff 2 WAIT-Zyklen für I/O-Zugriff	JMP10

Sind Ihre Speicher zu langsam (kann nur bei 8 MHz (Z8ØH) vorkommen) müssen sie an JMP1 ein oder zwei WAIT-Zyklen einstellen. Meistens genügt ein WAIT-Zyklus. Mehr als zwei WAIT-Zyklen werden so gut wie nie benötigt. Einstellung WAIT für Speicherzugriffe an JMP1Ø siehe Abb..

6. Fehlersuchanleitung

6.1Mögliche Fehler und ihre Behebung

- 6.1.1 Sind die bisher verwendeten Baugruppen in Ordnung? (Funktioniert das System ohne die Baugruppe
- 6.1.2 Sind die Jumper richtig gesteckt?
- 6.1.3 Machen Sie zuerst eine Sichtprobe. Können Sie irgendwo auf der Platine unsaubere Lötstellen (zuviel Lötzinn, manchmal zieht das Lötzinn Fäden) erkennen, die eventuell einen Kurzschluß verursachen könnten? Dann müssen sie diese Lötstellen nachlöten und die unzulässige Verbindung beseitigen.
- 6.1.4 Haben Sie auch alle ICs richtig herum und am richtigen Platz eingesteckt? (Vergleiche mit Bestückungsplan)
- 6.1.5 Sind alle gepolten Bauteile (Elkos, Dioden, usw.) richtig herum eingelötet?
- 6.1.6 Haben sie auch keine Lötstelle vergessen zu löten? (sehen sie lieber noch einmal nach)
- 6.1.7 Sehen Sie irgendwo "kalte" Lötstellen?
 Kalte Lötstellen erkennt man daran, daß sie nicht
 glänzen, sie sind im Vergleich mit richtg gelöteten
 Lötstellen trübe.
- 6.1.8 Haben Sie auch nicht zu heiß gelötet? Wenn der Lötkolben zu heiß eingestellt ist und (oder) Sie zu lange auf der Lötstelle bleiben, dann kann es passieren, daß sich die Leiterbahnen von der Flatine lösen, und Unterbrechungen bilden. Ferner kann es auch passieren, daß Durchkontaktierungen unterbrochen werden, oder daß Bauteile durch zu heißes Löten zerstört werden.
- 6.1.9 Nehmen Sie alle ICs aus ihren Fassungen. Nehmen Sie sich die Layouts zur Hand und kontrollieren Sie alle Leiterbahnen, mit einem Durchgangsprüfer oder mit einem Ohmmeter, auf Durchgang. Bereits kontrollierte Leiterbahnen können Sie, der Übersicht wegen, auf Layout mit Bleistift durchstreichen oder mit Farbstiften nachziehen.
- 6.1.10 Prüfen sie die Versorgungsspannung mit einem Digitalvoltmeter (am Bus +5 Volt, nicht am Netzgerät, da am Kabel bei
 starker Belastung bis zu 0.5 Volt abfallen können).
 Toleranzen von +- 5% also von 4,75V bis 5,25V sind erlaubt.
 Falls die Spannung zu gering ist, prüfen Sie, ob die Verbindung vom Netzteil zum Bus mit ausreichend dicker Litze
 (mind. 2 mm @uadrat) erfolgt ist. Gegebenenfalls müssen
 Sie Ihr Netzteil nachregeln. Vorsicht: Nie über 5.25V
 nachregeln!

Wenn Sie alle Leiterbahnen kontrolliert haben und nichts gefunden haben, dann ist die Wahrscheinlichkeit groß, daß ein Bauteil defekt ist.


Wenn Sie einen Prüfstift, oder ein Oszilloskop haben, dann können Sie jetzt überprüfen ob Sie an den jeweiligen Ausgängen die richtigen Signale haben. Welche Signale wo anliegen müssen können Sie aus der Schaltungsbeschreibung, aus dem Schaltplan und Ihren eigenen überlegungen folgern.

Falls Sie keine Meßgeräte haben, dann müssen Sie alle Bauteile systematisch austauschen, bis Sie das Defekte gefunden haben. Verwenden Sie dazu eventuell eine zweite Baugruppe (die eines Freundes oder eines Bekannten).

Sollten Sie gar nicht zurande kommen, hilft Ihnen unser Pauschal-Reparatur-Service, dessen Bedingungen Sie der Preisliste entnehmen können.

7. Schaltungsbeschreibung

7.1 Schaltplan



7.2 Beschreibung der Schaltung SBC3

Wie aus dem Blockschaltbild ersichtlich kann die Schaltung in Blöcke aufgespalten werden. In der folgenden Schaltungsbeschreibung wird jeder Block getrennt beschrieben.

7.2.1 Erzeugung des Taktes

Der Takt wird mit einem einfachen Prinzip erzeugt. Ein Inverter wird von seinem Ausgang auf den Eingang über einen 1k Widerstand zurückgeführt. Von diesen "Schwingern" sind zwei auf der Baugruppe, die mit einem 100 nF Kondensator (C11) miteinander verkoppelt sind. Der Quarz Q1 stabilisiert die Schwingung auf 8 MHz. Die Inverter (J23) geben dem Takt eine schöne Rechteckform. Die beiden D-Flip-Flop (J2) teilen die Taktfrequenz jeweils durch zwei. Am Ausgang des ersten Flip-Flops (J2/5) liegen 4 MHz und am Ausgang des zweiten (J2/9) 2 MHz (hier nicht beschaltet). Über JMP16 kann der Takt (4 oder 8 MHz) eingestellt werden. JMP16 ist hier voreingestellt auf 4 MHz

7.2.2 RESET-Logik

Zum Rücksetzen der CPU in den Anfangszustand benötigt die CPU am RESET-Eingang einen negativen Impuls mit einer Mindestzeit von 3 Taktzyklen. Dieser negative Impuls wird mit dem Monoflop 74 121 (J1) erzeugt. Das Monoflop wird getriggert mit einem Taster. Um dabei ein prellfreies Triggersignal zu erhalten, wird die Triggerspannung über dem ELKO C3 abgegriffen. Dadurch steigt die Spannung am Elko C3 beim Loslassen des Tasters und beim Einschalten der Spannung langsam an und wird triggert bei einem best. Spannungswert das Monoflop. Bei diesem Triggereingang handelt es sich um einen Schmitt-Trigger Eingang, der die ansteigende Spannung sicher ab einem best. Spannungswert als HIGH erkennt. Ist das Monoflop getriggert, geht der Ausgang Q* auf LOW. Die Länge dieses Signals wird durch den Kondensator C1 festgelegt.

7.2.3 WAIT-Logik

Die WAIT-Logik wird nur benötigt wenn die 8 MHz CPU verwendet wird. Die WAIT-Zyklen können getrennt für I/O und Speicherzugriff eingestellt werden. Bei den WAIT-Zyklen für Speicherzugriff kann noch einmal eingeschränkt werden: Mit JMP 14 kans die WAIT-Logik für Speicherzugriff bei jedem Zugriff auf Speicher, oder aber nur bei Zugriff auf die Speicher auf der Baugruppe, gestartet werden. Dieser JMP14 ist so voreingestellt, daß bei jedem Speicherzugriff die WAIT-Logik gestartet wird.

Wird auf keinen Speicher zugegriffen, dann ist das MREQ*-Signal HIGH und das Schieberegister J15 wird gelöscht. Dadurch sind alle Ausgänge auf LOW. Wird dann auf einen Speicher zugegriffen, wird das Schieberegister nicht mehr gelöscht und schiebt ein HIGH Signale vom Eingang A und B mit jedem Taktsignal auf die parallelen Ausgänge QA bis QH. Bei jedem Taktimpuls wird ein Ausgang aktiviert, zuerst QA dann QB usw. Will man nun 2 WAIT-Zyklen einfügen, wird der Ausgang QB mit dem gemeinsamen Anschluß gebrückt. Dadurch erfährt das Signal eine Verzögerung von 2 Taktzyklen. Da dieses WAIT-Signal nur bei Speicherzugriff anliegen darf wird dieses Signal noch mit ODER verknüpft (J11). Die WAIT-Logik für I/O Zugriffe funktioniert im Prinzip genauso, nur wird hier zum Starten der WAIT-Logik das IORQ*-Signal des Prozessors verwendet. Die beiden WAIT-Signale werden mit AND verknupft, (dies wird durch 2 NAND realisiert) d.h. sobald eines der beiden WAIT-Signale aktiviert (LOW) ist, wird der Ausgang des zweiten NAND (J24/10) und damit der Eingang WAIT LOW. Da noch das WAIT-Signal vom Bus auf diesen Eingang der CPU geht muß ein "Open Collector" NAND verwendet werden. Ein "Open Collektor" Gatter muß an seinem Ausgang aber mit einem 1k Widerstand auf +5V abgeschlossen werden. Einstellung der WAIT-Zyklen siehe unter 5.6.

7.2.4 BANK-Auswahl-Logik

zur Verfügung stehen müssen, wird eine Logik benötigt, die mehr als 64 kbyte adressieren kann. Zu diesem Zweck werden mit Hilfe des Datenbusses die Adressen A16 bis A19 erzeugt, und auf einem LATCH gespeichert. Außerdem wird noch das Steuersignal diesselbe Weise erzeugt und ebenfalls auf den Bus gelegt. Zur Definition der Signale "Bank" und "Banken": Das Signal "Bank" liegt am Latch (J22/16) an, und das Signal "Banken" führt auf den Bus (ST1/42). Die einzelnen Speicherkarten (z.B ROA64k oder RAM64/256) dekodieren die Adressen A16 bis A19 wenn das Signal "Banken" auf HIGH liegt und je nach dem welche Kombination (A16 bis A19) anliegt, wird eine von 16 64 kbyte Banken angewählt. Ist das Signal "Banken" LOW, so werden die Speicher auf der SBC3 ausgewählt. Der Bank-Port auf dem die Adressen A16 bis A19 und das Signal "Bank" abgespeichert werden, wird über den Port C8H aktiviert. Die Adresse C8H ist an JMP11 voreingestellt. Der Baustein 74 LS 688 vergleicht die an JMP11 eingestellte Adresse mit der an den Adressen AO bis A7 anliegenden Adressen und aktiviert, wenn der Eingang G (mit IORQ* beschaltet) LOW ist, den Ausgang P=Q* (J18/19). Dieses Signal wird noch mit WR* ODER verknüpft. Dadurch wird der Ausgang des ODER (J11/6) nur LOW, wenn auf den Port C8H geschrieben wird. Mit diesem Signal (J11/6) wird der CLK-Eingang des LATCHES 74 LS 273 gesteuert; d.h. wenn auf Port C8H geschrieben wird nimmt das LATCH Daten und gibt Sie an den Bus weiter. Die Daten (A16 bis A19 und Signal "Bank") bleiben auf den Ausgängen gespeichert und können mit einem LOW-Signal am Eingang "CLEAR" (J21/1) gelöscht werden. Dieser Eingang ist mit RESET verbunden, d.h. bei RESET werden die Adressen A16 bis A19 und das Bank-Signal auf LOW gesetzt. Das Signal "Bank" (J21/12) wird noch negiert und mit der negierten Adresse A15 NAND verknüpft, was einer OR Verknüpfung von Al5 und "Bank" gleichkommt. Das NAND wurde deshalb gewählt, weil das Signal "Banken" auf dem Bus auch von anderen Baugruppen gesteuert wird (COL256) und deshalb hier "Open Collektor" Gatter eingesetzt werden muß. Diese Bank-Auswahl-Logik wird nur bei CP/M benötigt und bei Betrieb ohne CP/M wird diese Logik mit dem JMP15 außer Kraft gesetzt.

Da der Z80 nur 64 kbyte adressieren kann und bei CP/M 2.2 64k

7.2.5 Pufferung des Daten-, Adress- und Steuerbusses

Da die CPU auf der SBC3 sitzt und Daten, Adress- und Steuersignale erzeugt, die auf den Bus führen und von mehreren Baugruppen gelesen werden sollen, müssen diese Signale durch Treiber verstärkt werden. Diese Aufgabe übernehmen für den Daten-, Adress- und Steuerbus die bidirektionalen Tri-State Treiber 74 LS 245 (J17, J19, J20 und J21). Die Treiber für den Datenbus (J17) müssen die Daten in beide Richtungen weitergeben können. Daher wird der Eingang DIR (J17/1) mit dem RD*, dem M1*-Signal und dem Aktivierungssignal für die internen Speicher (J16/4) gesteuert. Diese Verknüpfung der drei Signale hat zur Folge, daß bei internem Speicherzugriff und bei externem Speicherschreibzugriff die Daten auf den Bus gelegt werden. Nur bei Lesezugriffen auf externe Speicherbanken werden die Daten vom Bus eingelesen. Die Verknüpfung mit dem M1-Signal bewirkt einerseits ein schnelleres einlesen vom Bus bei einem M1-Zyklus und andererseits ist dadurch das Einlesen eines Interrupt-Vektors

Mit dem Eingang CS können die A Ein- bzw Ausgänge von den B Ein- bzw Ausgängen getrennt werden (siehe Datenblatt 74 LS 245). Der Datenbus soll vom Bus getrennt werden, wenn das Signal BUSAK LOW ist.

Die Steuersignale und die Adressen müssen nur in einer Richtung verkehren; deshalb kann der Eingang DIR bei diesen LATCHES (J19, J20 und J21) auf festes Potential (+5V) gelegt werden. Der Eingang CS wird mit dem negierten BUSAK Signal gesteuert, d.h. wenn das BUSAK Signal LOW (aktiv) ist, werden sämtliche Steuersignale, die Adressen AO bis A15 und der Datenbus getrennt. Das Steuersignal BUSAK* ist LOW wenn eine andere Einheit (sonst. CPU etc.) auf den Bus zugreifen will.

7.2.6 Adressdekodierung

Die Adressdekodierung der Baugruppe ist sehr umfangreich, da 6 verschiedene Speichertypen einsetzbar sein sollen. Verwenden Sie die Speicherkonfiguration die von uns vorgeschlagen ist (8k EPROMs und 8k RAM) wird zur Speicherdekodierung nur noch der Dekoder 74 LS 138 Aufgabe die einzelnen Dieser Dekoder hat die Am Eingang CS des Speicherbausteine der Adresse nach anzuordnen. Dekoders (J16/4) liegt entweder das MREQ*-Signal der CPU, beim System ohne CP/M, oder die ODER Verknüpfung des Banken-Signales mit dem MREQ*-Signal, beim System mit CP/M (JMP15 Stellung 2). Ist dieses "Veroderte" Signal LOW, so wird der Dekoder aktiviert und damit die Speicher auf der SBC3 angesprochen. Ist das Signal HIGH, werden externe Speicher (ROA64k oder RAM64/256) angesprochen und der Dekoder wird nicht aktiviert; d.h. die Speicher auf der SBC3 werden nicht angesprochen.

B und C Nun zur eigentlichen Dekodierung: Die Eingänge A, (J16/1/2/3) bestimmen, je nach der anliegenden binären Kombination welcher Ausgang aktiviert (LOW) wird. Diese Ausgänge sind jeweils mit dem CS-Eingang der Speicher verbunden. Bei den RAM-Bausteinen hängt noch ein Transistor dazwischen, der aber nur für die Akku-Pufferung benötigt wird. Wird nun auf einen Speicher einer bestimmten Adresse zugegriffen, so wird einer der Ausgänge aktiviert und damit einer der vier Speicher (J6, J7, J8 und J9). Bei Adresse 2000H bis 3FFFH wird z.B. A15 LOW, A14 LOW, A13 HIGH, damit wird der Ausgang 1 (J16/14) aktiviert und damit das 2. EPROM (J7). Da beim CP/M und beim System ohne CP/M verschiedene mit Speicherkonfigurationen der RAM vorliegen, muß der CS Eingang der RAM Bausteine auf verschiedene Ausgänge der Dekoder gelegt werden. Dies geschieht mit JMP12 und JMP13. Sind diese beiden JMP auf Stellung 2, so sind die RAMs von Adresse 4000H bis 5FFFH und 6000H bis 7FFFH. Sind die JMP in Stellung 1, so liegen die RAMs von Adresse 8000H bis 9FFFH und A000H bis BFFFH.

Dekodierung von anderen Speichern
Bisher wurde nur über die Dekodierung von 8k-Speichern gesprochen.
Werden aber andere Speicher (EPROMs: 2732, 27128, 27256; RAMs: 6116)
verwendet, die mehr oder weniger Speicherkapazität als 8k Speicher
haben, so muß die Dekodierung geändert werden. Zu diesem Zweck
wurden die beiden ICs 74 LS 139 (J5 und J13) eingesetzt. In diesen
beiden ICs sind 4 "zwei zu vier Dekoder" enthalten und zwar für
jeden der obengenannten Speicher Typen wird ein solcher Dekoder
verwendet. Auf diese vier Dekoder soll hier nicht näher eingegangen
werden, da sie prinzipiell genauso aufgebaut ist, wie bei 8k
Speichern; mehr zu diesen Speicherkonfigurationen JMP-Stellungen
finden Sie unter 5.3 und folgende).

7.2.7 Akku-Pufferung der RAMs

RAMs sind bekanntlich flüchtige Speicher und haben beim Ausschalten der Versorgungsspannung die negative Eigenschaft ihre Daten zu verlieren. Dies geschieht hier auf der SBC3, dank der Akku-Pufferung, nicht. Beim Ausschalten des Computers versorgt ein Akku (2,4 V und 120 mAh) die RAM-Bausteine mit Strom. Dazu müssen die RAMs aber im "Standby-Mode" sein, d.h. die CS Eingänge der RAMs (J8/20 und J9/20) müssen HIGH sein. Trifft dies zu, sind die RAMs im "Standby-Mode" und benötigen in diesem Zustand mind. 2.0 V Spannung und ca. 0.5 - 2 uA Strom um die Speicherinformation zu halten. Um diesen Standby-Mode sicher zu erreichen, werden schnelle Schalttransistoren zwischen die Dekoderausgänge und den CS-Eingängen der Speicher geschaltet. Fällt nun die Spannung ab, (Ausschalten des Computer, Stromausfall etc.) fällt die Basisspannung ab und die Transistoren sperren. Nun liegt an den CS-Eingängen durch den Akku ein HIGH-Signal. Die beiden 4,7 kOhm Widerstände (R4 und R5) fallen nicht ins Gewicht, da der CS Eingang der Speicher extrem hochohmig

ist. Die Basisspannung der Transistoren wird mit R3 und R6 eingestellt. Die Widerstände R7 und R8 (2,2k) begrenzen den Basisstrom der Transistoren. Diese Begrenzung ist nötig, um die Dekoderausgänge nicht zu stark zu belasten. Die Diode D1 sorgt dafür, daß der Akku bei Spannungsabfall nicht den ganzen Computer mit Strom versorgt. Der Widerstand R9 dient dazu, den Ladestrom für den Akku einzustellen. Durch den eingesetzten Widerstand von 4,7 kohm beträgt der Ladestrom ca. 1 mA. Der Akku hält die Speicherinformation ohne Nachladen bei Zimmertemperatur ca. 1 Jahr. Da der Computer aber sicherlich ab und zu läuft wird der Akku automatisch nachgeladen. Um den Akku voll aufzuladen, benötigt man bei einem eingestellten Ladestrom von 1 mA (R9 = 4,7 kohm) ca. 120 Stunden. Der Akku kann also normalerweise nicht leer werden. Verwenden Sie 2k RAMs müssen Sie darauf achten, daß Sie CMOS RAMs benutzen, andernfalls ist der Akku innerhalb einiger Stunden leer. Verwenden Sie die mitgelieferten 8k RAMs oder andere 8k RAMs brauchen Sie sich diesbezüglich keine Sorgen machen, da es nur CMOS 8k RAMs gibt.

7.2.8 Speicher

Wie unter 5.3 und folgende schon erläutert sind 6 verschiedene Speichertypen möglich. Die Baugruppe hat eine Grundeinstellung, die 8k Speicher vorsieht (EPROM 2764 und RAM 6264). Die vier verschiedenen einsetzbaren EPROM-Typen sind bis auf Pin 26 und 27 Pinkompatibel. Um Pinkompatibilität zu erreichen werden diese beiden Pins über JMP4 und JMP3 so eingestellt, daß die jeweiligen Speicher gesteckt werden können. Die beiden RAM-Typen sind bis auf Pin 23 Pinkompatibel. Hier wird mit JMP2 die verschiedene Pinbelegung ausgeglichen. Mögliche Speicherkonfigurationen siehe unter 5.3 und folgende.

7.2.9 Die CPU (Central Processing Unit) Z80

Siehe Datenblatt CPU Z80 (unter 10. Bauelemente)


8. Anwendungsbeispiele

- 8.1 Einsatz im Einsteigerpaket (siehe unter 5.3.1)
- 8.2 Einsatz im System mit Bildschirm und Tastatur ohne CP/M (siehe unter 5.3.1)
- 8.3 Professionelles System mit CP/M (siehe unter 5.3.2)
- 8.4 CP/M-System mit Christiani ZEAT (siehe unter 5.3.3)

9. Ausblick, Diverses

Falls irgendwelche Änderungen auf dieser Baugruppe auftreten, erfahren Sie diese durch die Zeitschrift LOOP (siehe unter Punkt 11).

Bitte senden Sie uns die dem Bausatz oder Fertiggerät beiliegende Kritikkarte ausgefüllt zurück, denn nur so können wir Fehler oder Mißverständnisse irgendwelcher Art erkennen und verbessern! Vielen Dank schon im Voraus für Ihre Hilfe!



Z8400 Z80[®] CPU Central Processing Unit

Zilog

Product Specification

April 1985

FEATURES

- The instruction set contains 158 instructions. The 78 instructions of the 8080A are included as a subset; 8080A software compatibility is maintained.
- Eight MHz, 6 MHz, 4 MHz, and 2.5 MHz clocks for the Z80H, Z80B, Z80A, and Z80 CPU result in rapid instruction execution with consequent high data throughput.
- The extensive instruction set includes string, bit, byte, and word operations. Block searches and block transfers, together with indexed and relative addressing, result in the most powerful data handling capabilities in the microcomputer industry.
- The Z80 microprocessors and associated family of peripheral controllers are linked by a vectored interrupt

- system. This system may be daisy-chained to allow implementation of a priority interrupt scheme. Little, if any, additional logic is required for daisy-chaining.
- Duplicate sets of both general-purpose and flag registers are provided, easing the design and operation of system software through single-context switching, background-foreground programming, and single-level interrupt processing. In addition, two 16-bit index registers facilitate program processing of tables and arrays.
- There are three modes of high speed interrupt processing: 8080 similar, non-Z80 peripheral device, and Z80 Family peripheral with or without daisy chain.
- On-chip dynamic memory refresh counter.




Figure 1. Pin Functions



Figure 2a. 40-Pin Dual-In-Line Package (DIP)
Pin Assignments




Figure 2b. 44-Pin Chip Carrier Pin Assignments

GENERAL DESCRIPTION

The Z80, Z80A, Z80B, and Z80H CPUs are third-generation single-chip microprocessors with exceptional computational power. They offer higher system throughput and more efficient memory utilization than comparable second- and third-generation microprocessors. The internal registers contain 208 bits of read/write memory that are accessible to the programmer. These registers include two sets of six general-purpose registers which may be used individually as either 8-bit registers or as 16-bit register pairs. In addition, there are two sets of accumulator and flag registers. A group of "Exchange" instructions makes either set of main or alternate registers accessible to the programmer. The alternate set allows operation in foreground-background mode or it may be reserved for very fast interrupt response.

The Z80 also contains a Stack Pointer, Program Counter, two index registers, a Refresh register (counter), and an Interrupt register. The CPU is easy to incorporate into a system since it requires only a single +5V power source. All output signals are fully decoded and timed to control standard memory or peripheral circuits; the CPU is supported by an extensive family of peripheral controllers. The internal block diagram (Figure 3) shows the primary functions of the Z80 processors. Subsequent text provides more detail on the Z80 I/O controller family, registers, instruction set, interrupts and daisy chaining, and CPU timing.




Figure 3. Z80 CPU Block Diagram

Z80 MICROPROCESSOR FAMILY

The Zilog Z80 microprocessor is the central element of a comprehensive microprocessor product family. This family works together in most applications with minimum requirements for additional logic, facilitating the design of efficient and cost-effective microcomputer-based systems.

Zilog has designed five components to provide extensive support for the Z80 microprocessor. These are:

- The PIO (Parallel Input/Output) operates in both data-byte I/O transfer mode (with handshaking) and in bit mode (without handshaking). The PIO may be configured to interface with standard parallel peripheral devices such as printers, tape punches, and keyboards.
- The CTC (Counter/Timer Circuit) features four programmable 8-bit counter/timers, each of which has an

- 8-bit prescaler. Each, of the four channels may be configured to operate in either counter or timer mode.
- The DMA (Direct Memory Access) controller provides dual port data transfer operations and the ability to terminate data transfer as a result of a pattern match.
- The SIO (Serial Input/Output) controller offers two channels. It is capable of operating in a variety of programmable modes for both synchronous and asynchronous communication, including Bi-Synch and SDLC.
- The DART (Dual Asynchronous Receiver/Transmitter) device provides low cost asynchronous serial communication. It has two channels and a full modem control interface.

Z80 CPU REGISTERS

- 8 BITS -


Figure 4 shows three groups of registers within the Z80 CPU. The first group consists of duplicate sets of 8-bit registers: a principal set and an alternate set (designated by '[prime], e.g., A'). Both sets consist of the Accumulator Register, the Flag Register, and six general-purpose registers. Transfer of data between these duplicate sets of registers is accomplished by use of "Exchange" instructions. The result is faster response to interrupts and easy. efficient implementation of such versatile pro-

gramming techniques as background-foreground data processing. The second set of registers consists of six registers with assigned functions. These are the I (Interrupt Register), the R (Refresh Register), the IX and IY (Index Registers), the SP (Stack Pointer), and the PC (Program Counter). The third group consists of two interrupt status flip-flops, plus an additional pair of flip-flops which assists in identifying the interrupt mode at any particular time. Table 1 provides further information on these registers.

MAIN REGISTER SET

ALTERNATE REGISTER SET

A ACCUMULATOR	F FLAG REGISTER	A. ACCUMULATOR	F' FLAG REGISTER
B GENERAL PURPOSE	C GENERAL PURPOSE	B' GENERAL PURPOSE	C' GENERAL PURPOSE
D GENERAL PURPOSE	E GENERAL PURPOSE	D' GENERAL PURPOSE	E' GENERAL PURPOSE
H GENERAL PURPOSE	L GENERAL PURPOSE	H' GENERAL PURPOSE	L' GENERAL PURPOSE






Figure 4. CPU Registers

ZRO CPU REGISTERS (Continued)

Table 1. Z80 CPU Registers

F	Register	Size (Bits)	Remarks	
A, A'	Accumulator	8	Stores an operand or the results of an operation.	
F, F'	Flags	8	See Instruction Set.	
B, B'	General Purpose	8	Can be used separately or as a 16-bit register with C.	
C, C'	General Purpose	8	See B, above.	
D, D'	General Purpose	8	Can be used separately or as a 16-bit register with E.	
E. E'	General Purpose	8	See D, above.	
H. H'	General Purpose	8	Can be used separately or as a 16-bit register with L.	
L, L'	General Purpose	8	See H, above.	
			Note: The (B,C). (D,E), and (H,L) sets are combined as follows: B — High byte C — Low byte D — High byte E — Low byte H — High byte L — Low byte	
1	Interrupt Register	8	Stores upper eight bits of memory address for vectored interrupt processing.	
R	Refresh Register	8	Provides user-transparent dynamic memory refresh. Automatically incremented and placed on the address bus during each instruction fetch cycle.	
iX	Index Register	16	Used for indexed addressing.	
IY	Index Register	16	Used for indexed addressing	
SP	Stack Pointer	16	Holds address of the top of the stack. See Push or Pop in instruction set.	
PC	Program Counter	16	Holds address of next instruction.	
IFF ₁ -IFF ₂	Interrupt Enable	Flip-Flops	Set or reset to indicate interrupt status (see Figure 4).	
IMFa-IMFb	Interrupt Mode	Flip-Flops	Reflect Interrupt mode (see Figure 4).	

INTERRUPTS: GENERAL OPERATION

The CPU accepts two interrupt input signals: $\overline{\text{NM}}$ and $\overline{\text{INT}}$. The $\overline{\text{NM}}$ is a non-maskable interrupt and has the highest priority. $\overline{\text{INT}}$ is a lower priority interrupt and it requires that interrupts be enabled in software in order to operate. $\overline{\text{INT}}$ can be connected to multiple peripheral devices in a wired-OR configuration.

The Z80 has a single response mode for interrupt service for the non-maskable interrupt. The maskable interrupt, $\overline{\text{INT}}$, has three programmable response modes available. These are:

- Mode 0 similar to the 8080 microprocessor.
- Mode 1 Peripheral Interrupt service, for use with non-8080/Z80 systems.
- Mode 2 a vectored interrupt scheme, usually daisy-chained, for use with Z80 Family and compatible peripheral devices.


The CPU services interrupts by sampling the $\overline{\text{NM}}$ and $\overline{\text{INT}}$ signals at the rising edge of the last clock of an instruction. Further interrupt service processing depends upon the type of interrupt that was detected. Details on interrupt responses are shown in the CPU Timing Section.

Non-Maskable Interrupt (NMI). The nonmaskable interrupt cannot be disabled by program control and therefore will be accepted at all times by the CPU. NMI is usually reserved for servicing only the highest priority type interrupts, such as that for orderly shutdown after power failure has been detected. After recognition of the NMI signal (providing BUSREQ is not active), the CPU jumps to restart location 0066H. Normally, software starting at this address contains the interrupt service routine.

Maskable Interrupt (INT). Regardless of the interrupt mode set by the user, the Z80 response to a maskable interrupt input follows a common timing cycle. After the

74LS273

8-Bit D-Register mit Clear



Logiktabelle:

	· INPUT			OUTPUT
1	CLEAR	CLOCK	D	Q
	L	×	×	L
	Н	†	Н	Н
	Н	†	L	l L
ı	Н	L	L	QO

positive Logik

Typ. Impuls-


Verzögerungszeit: 17,5 ns

Typ Versor-

gungsstrom: 17,5 mA

74LS245

Acht Bus-Transceiver (Tri-State)



Logiktabelle:

	Enable G	Direktion DIR	Operation
	L	L	B data to A Bus
	L	н	A data to B Bus
	н	×	isolation
ı			

Typ. Impuls-Verzögerungszeit: 8 ns

Typ. Versor-gungsstrom:

62 mA

8-BIT LOAD GROUP (Continued)

	Symbolic				Fla	ags					Opcod	le		No. of	No. of M	No. of T	
Mnemonic	Operation	s	Z		Н		P/V	N	С		543		Hex	Bytes	Cycles	States	Comments
LD (IY + d), n	(IY + d) ← n	•		Х		Х			•	11	111	101	FD	4	5	19	
										00	110	110	36				
											← d →	•					
											← n →	•					
D A, (BC)	A ← (BC)	•	•	Х	•	Х	•	٠	•	00	001	010	0A	1	2	7	
_D A, (DE)	A ← (DE)	•	٠	Χ	٠	Х	•	•	٠	00	011	010	1A	1	2	7	
_D A, (nn)	A ← (nn) .	•	•	Χ	٠	Χ	•	٠	•	00	111	010	ЗА	3	4	13	
											← n →	•					
											← n →	•					
_D (BC), A	(BC) ← A	•	•	Х	•	Χ	•	•	•	00	000	010	02	1	2	7	
.D (DE), A	(DE) ← A	•	٠	Х	٠	Χ	•	•	•	00	010	010	12	1	2	7	
_D (nn), A	(nn) ← A	•	٠	Х	٠	Х	•	•	•	00	110	010	32	3	4	13	
											← n →	•					
											← n →	•					
_D A, I	A ← I	‡	\$	Х	0	Х	IFF	0	٠	11	101	101	ED	2	2	9	
										01	010	111	57				
DA, R	A ← R	‡	\$	Х	0	Х	IFF	0	•	11	101	101	ED	2	2	9	
										01	011	111	5F				
DI, A	I ← A	•	•	X	•	Χ	•	•	•	11	101	101	ED	2	2	9	
										01	000	111	47				
_DR, A	R←A	•	٠	Х	•	Х	•	•	•	11	101	101	ED	2	2	9	
										01	001	111	4F				

NOTE: IFF, the content of the interrupt enable flip-flop, (IFF₂), is copied into the P/V flag.

16-BIT LOAD GROUP

Mnemonic	Symbolic Operation	s	z			ıgs		N	С		Opcod 543		Hex	No. of Bytes	No. of M Cycles	No. of T States	Con	ments
LD dd, nn	dd ← nn	•		Х	•	Х	•	•		00	dd0	001		3	3	10	dd	Pair
											← n →						00	BC
											← n →						01	DE
LD IX, nn	IX ← nn	٠	٠	Х	•	Х	•	٠	•	11	011	101	DD	4	4	14	10	HL
										00	100	001	21				11	SP
											← n →							
											← n →							
LD IY, nn	IY ← nn	•	•	Х	•	Х	٠	•	•	11	111	101	FD	4	4	14		
										00	100	001	21					
											← n →							
											← n →							
LD HL, (nn)	H ← (nn + 1)	•	•	Х	•	Х	•	•	٠	00	101	010	2A	3	5	16		
	L ← (nn)										← n→							
											← n →							
LD dd. (nn)	dd _H ← (nn + 1)	•	•	Х	•	Х	•	•	•	11	101	101	ED	4	6	20		
	dd _L ← (nn)									01	dd1	011						
											← n →							
											← n →							

NOTE: $(PAIR)_H$, $(PAIR)_L$ refer to high order and low order eight bits of the register pair respectively, e.g., $BC_L = C$, $AF_H = A$.

16-BIT LOAD GROUP (Continued)

Mnemonic	Symbolic Operation	s	z		Fla H	ıgs	P/V	N	С	76	Opcod 543	e 210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Comr	nents
_D IX, (nn)	IX _H ← (nn + 1)	•		Х	•	X	•	•	•	11	011	101	DD	4	6	20		
()	iX _L ← (nn)									00	101	010	2A					
											← n →							
											← n →				_			
DIY, (nn)	IY _H ← (nn + 1)	•	•	X	•	Х	•	•	•	11	111		FD	4	6	20		
	IY _L ← (nn)									00	101		2A					
											← n →							
0 (> 111	(1 4) H	_	_	v		Х				00	100		22	3	5	16		
_D (nn), HL	(nn + 1), ← H	•	٠	Х	•	^	•	•	•	00	+ n →		22	Ü	Ü			
	(nn) ← L										+ n →							
LD (nn), dd	(nn + 1) ← dd _H			x		Х				11		101	ED	4	6	20		
ED (rin), dd	(nn) ← dd _i									01		011						
	() 33										← n →							
											← n →							
LD (nn), IX	(nn + 1) ← IX _H		•	Х	•	Χ	٠	•	•	11	011	101	DD	4	6	20		
\ /-	(nn) ← iX _L									00	100	010	22					
											← n →	•						
											← n →	•						
LD (nn), IY	(nn + 1) ← IY _H	٠	•	Χ	•	Х	•	٠	•	11		101	FD	4	6	20		
	(nn) ← IYL									00		010	22					
											← n →							
											← n →					•		
LD SP, HL	SP + HL	•	•	X	•	X		•	•	11	111	001	F9	1	1 2	6 10		
LD SP, IX	-SP ← IX	•	•	Х	•	X	•	•	•	11	011	101	DD F9	2	2	10		
	05 11/		_	х		х	_	_	_	11	111	101	FD	2	2	10		
LD SP, IY	SP ← IY	•	•	^	•	^	•	٠	•	11	111	001	F9	2	-		qq	Pair
DUCUAS	(SP - 2) ← qq _L			v		Х				11	qq0	101	13	1	3	11	00	BC
PUSH qq	(SP - 1) ← qq _H		•	^	-	^	-				440				_		01	DE
	SP → SP - 2																10	HL
PUSH IX	(SP - 2) ← IX ₁			х		х				11	011	101	DD	2	4	15	11.	AF
. 501111	(SP - 1) ← IX _H									11	100	101	E5					
	SP → SP - 2																	
PUSH IY	(SP - 2) ← IY,	•		Х	•	Χ	•	•	•	11	111	101	FD	2	4	15		
	(SP – 1) ← IY _H									11	100	101	E5					
	SP → SP - 2																	
POP qq	qq _H ← (SP + 1)	•	•	X	•	Χ	٠	٠	•	11	qq0	001		1	3	10		
	qqL ← (SP)																	
	$SP \rightarrow SP + 2$																	
POP IX	IX _H ← (SP + 1)	•	•	Х	•	Χ	•	•	•	11	011	101	DD	2	4	14		
	IX _L ← (SP)									11	100	001	E1					
	SP → SP +2															4.4		
POP IY	IY _H ← (SP + 1)	•	٠	Х	•	Х	•	•	•	11	111	101	FD	2	4 .	14		
	IY _L ← (SP)									11	100	001	E1					
	$SP \rightarrow SP + 2$																	

NOTE: $(PAIR)_H$, $(PAIR)_L$ refer to high order and low order eight bits of the register pair respectively. e.g., $BC_L = C$, $AF_H = A$

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS

Mnemonic	Symbolic Operation	s	z		Fla	ags		/ N	С	76	Opcoc 543	le 210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments
EX DE. HL	DE ++ HL	•	•	X	•	×	•	•	•	11	101	011	EB	1	1	4	
EX AF, AF'	AF ↔ AF′	•	٠	Х	•	Х	•	•	٠	00	001	000	08	1	1	4	
EXX	BC ++ BC' DE ++ DE' HL ++ HL'	•	•	X	•	X	•	•	•	11	011	001	D9	1	1	4	Register bank and auxiliary register bank exchange
EX (SP), HL	H ↔ (SP + 1) L ↔ (SP)	٠	•	X	•	X	•	•	•	11	100	011	E3	1	5	19	
EX (SP). IX	IX _H ↔ (SP + 1) IX _L ↔ (SP)	٠	•	Χ	•	X	•	٠	•	11 11	011 100	101 011	DD E3	2	6	23	
EX (SP), IY	IY _H ++ (SP + 1) IYL ++ (SP)	•	•	X	•	X	• ①	•	•	11 11	111 100	101 011	FD E3	2	6	23	
LDI •	(DE) ← (HL) DE ← DE + 1 HL ← HL + 1 BC ← BC − 1	•	•	X	0	X	_	0	•	11 10	101 100	101 000	ED A0	2	4	16	Load (HL) into (DE), increment the pointers and decrement the byte counter
LDIR	(DE) ← (HL)			x	0	x	@	0		11	101	101	ED	2	5	21	(BC) If BC ≠ 0
	DE + DE+1 HL + HL+1 BC + BC-1 Repeat until BC = 0						•	•		10	110	000	B0	2	4	16	If BC = 0
LDD	(DE) ← (HL)		_	v	^	v	1	0		11	101	101	ED	2	4	16	
200	DE ← DE − 1 HL ← HL − 1 BC ← BC − 1	•		^	U	^	_	J	•	10	101	000	A8	2	•	70	
LDDR	(DE) ← (HL)	•	•	х	0	Х	②	0	•	11	101	101	ED	2	5	21	If BC ≠ 0
	DE ← DE − 1 HL ← HL − 1 BC ← BC − 1 Repeat until BC = 0		ര				<u>.</u>			10	111	000	B8	2	4	16	If BC = 0
CPI	A - (HL) HL ← HL + 1 BC ← BC - 1						① ‡		•	11 10	101 100	101 001	ED A1	2	4	16	

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS (Continued)

	Symbolic				Fla	igs				(Эрсос	le		No. of	No. of M	No. of T	
Mnemonic	Operation	s	Z		Н	- 3-	P/V	N	¢			210	Hex	Bytes	Cycles	States	Comments
			3				①										
CPIR	A - (HL)	‡	;	Χ	‡	X	‡	1	•	. 11	101	101	EĐ	2	5	21	If BC ≠ 0 and A ≠ (HL)
	$HL \leftarrow HL + 1$ $BC \leftarrow BC - 1$ $Repeat until$ $A = (HL) \text{ or }$ $BC = 0$									10	110	001	B1	2	4	16	If $BC = 0$ or $A = (HL)$
CPD	A - (HL)	‡	3	X	:	x	1	1		11	101	101	ED	2	4	16	
	HL ← HL − 1 BC ← BC − 1									10	101	001	A9				
CPDR	A - (HL)	ŧ	3	x	‡	X	1	1		11	101	101	ED	2	5	21	If BC ≠ 0 and
	HL ← HL − 1 BC ← BC − 1 Repeat until A = (HL) or BC = 0									10	111	001	В9	2	4	16	$A \neq (HL)$ If $BC = 0$ or $A = (HL)$

NOTE \bigcirc P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1. \bigcirc P/V flag is 0 only at completion of instruction. \bigcirc Z flag is 1 if A = (HL), otherwise Z = 0.

8-BIT ARITHMETIC AND LOGICAL GROUP

Mnemonic	Symbolic Operation	s	z		Fla H	ıgs	P/V	N	С	76	Opcode 543 210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Com	ments
ADD A, r	A ← A + r	‡	‡	Χ	‡	Х	٧	0	‡	10	000 r		1	1	4	f	Reg.
ADD A, n	A ← A + n	¢	‡	Х	‡	Χ	٧	0	‡	11	000 110		2	2	7	000	В
											+- n →					001	С
																010	D
ADD A. (HL)	A ← A + (HL)	‡	‡	Χ	\$	Χ	V	0	‡	10	000 110		1	2	7	011	Ε
ADD A. (IX + a	d) A A + (IX + d)	‡	\$	Х	\$	Х	٧	0	\$	11	011 101	DD	3	5	19	100	Н
										10	000 110					101	L
											← d →					111	Α
ADD A. (IY + i	d) A←A + (IY + d)	\$	\$	Χ	\$	Х	٧	0	‡	11	111 101	FD	3	5	19		
										10	000 110						
											<u>+ d</u> →						
ADC A, s	A ← A + s + CY	‡	‡		‡	Х	٧	0	‡		001					s is ar	ny of r, n,
SUBs	A ← A – s	\$	ţ.	Х	‡	Х	٧	1	‡		010					(HL), ((IX,+d),
SBC A, s	A ← A - s - CY	\$	ŧ	Χ	‡	Х	٧	1	‡		011					(IY + c	,
ANDs	$A \leftarrow A > s$	\$	‡	Х	1	Х	Ρ	0	0		100					showr	n for AD
DR s	$A \leftarrow A > s$	\$	‡	Х	0	X	Р	0	0		110					instru	ction. Th
KOR s	A ← A⊕s	\$	\$	Х	0	Х	Ρ	0	0		101					indica	ited bits
CP s	A - s	\$	\$	Х	\$	Χ.	٧	1	‡		111					replac	e the
																000	in the
																ADD:	set abov

8-BIT ARITHMETIC AND LOGICAL GROUP (Continued)

	Symbolic				Fla	ags					Орсос	le		No. of	No. of M	No. of T	
Mnemonic	Operation	\$	Z		н	•	P/V	N	С	76	543	210	Hex	Bytes	Cycles	States	Comments
INC r INC (HL)	r ← r + 1 (HL) ←	‡	‡	X	‡	X	٧	0	•	00	r	100		1	1	4	
()	(HL) + 1	‡	‡	Х	‡	Х	٧	0	•	00	110	100		1	3	11	
INC (IX + d)	(IX + d) ← (IX + d) + 1	*	‡	X	‡	Х	٧	0	•	11 00	011 110 ← d →	101 100	DD	3	6	23	
INC (IY + d)	(IY + d) ← (IY + d) + 1	‡	‡	X	‡	Х	٧	0	•	11 00	111 110 ← d →	101 100	FD	3	6	23	
DEC m	m ← m – 1	‡	‡	Х	‡	Χ	٧	1	•			101					

NOTE: m is any of r, (HL), (IX + d), (IY + d) as shown for INC. DEC same format and states as INC. Replace 100 with 101 in opcode

GENERAL-PURPOSE ARITHMETIC AND CPU CONTROL GROUPS

	Symbolic				Fla	igs				(Opcod	le _		No. of	No. of M	No. of T	
Mnemonic	Operation	s	Z		Н	•	P/V	N	C	76	543	210	Hex	Bytes	Cycles	States	Comments
DAA	@	‡	#	Х	‡	Х	Р	٠	‡	00	100	111	27	1	1	4	Decimal adjust
																	accumulator.
CPL	A - A	•	•	X	1	X	•	1	•	00	101	111	2F	1	1	4	Complement accumulator (one's complement).
NEG	A ← 0 ~ A	±	ŧ	х	ŧ	х	v	1	ŧ	11	101	101	ED	2	2	8	Negate acc.
NEG	A-0-A	•	•	^	٠	^	٠		•	01	000	100	44		-	J	(two's
										0,	000	100					complement).
CCF	CY - CY	•	•	X	X	X	•	0	‡	00	111	111	3F	1	. 1	4	Complement carry flag.
SCF	CY ← 1	•	•	Х	0	Х	•	0	1	00	110	111	37	1	1	4	Set carry flag.
NOP	No operation	•	•	Х	٠	Х	•	٠	•	00	000	000	00	1	1	4	
HALT	CPU halted	•	•	Х	•	Х	•	•	•	01	110	110	76	1	1	4	
DI ★	IFF ← 0	•	٠	Х	٠	Х	•	•	•	11	110	011	F3	1	1	4	
El ★	IFF ← 1	•	•	Х	٠	Х	•	•	•	11	111	011	FB	1	1	4	
IM 0	Set interrupt	•	٠	Χ	•	Χ	•	•	•	11	101	101	ED	2	2	8	
	mode 0									01	000	110	46				
IM 1	Set interrupt	•	•	Х	•	Х	•	•	•	11	101	101	ED	2	2	8	
	mode 1									01	010	110	56				
IM 2	Set interrupt	•	•	Х	•	Х	•	٠	٠	11	101	101	ED	2	2	8	
	mode 2									01	011	110	5E				

NOTES: @ converts accumulator content into packed BCD following add or subtract with packed BCD operands.

IFF indicates the interrupt enable flip-flop.

CY indicates the carry flip-flop.

* indicates interrupts are not sampled at the end of El or Dt.

16-BIT ARITHMETIC GROUP

	Symbolic				Flag	98					pcod 543	e 210	н	ex	No. of Bytes	No. of M Cycles	No. of T States	Comm	nents
Mnemonic	Operation	ş			Н			N							1		11	ss	Reg
	HL ← HL + SS	•	•	Х	Х	Х	•	0	‡	00	ssl	001				-		00	ВС
ADD HL, ss	THE THE T																	01	DE
ADC HL, ss	HL ←										101	101	F	ΞD	2	4	15	10	HL
ADC HL, SS	HL+ss+CY	\$	\$	Χ	Χ	Χ	٧	0	\$	11	ss1	010						11	SP
	116 1 55 1									01	SSI	010	,						
SBC HL, ss	HL ←										101	10	1 1	ED	2	4	15		
SBC HL, 35	HL-ss-CY	\$	‡	Х	Χ	Х	٧	1	\$	11 01	ss0								0
								_		-				DD	2	4	15	<u>pp_</u>	Reg
ADD IX, pp	X ← X + pp	•	•	X	Х	×	•	0	ŧ	01								00	DE
ADD M. PF										01	PP							01 10	IX
																		11	SP
																			Re
							,	. ,		1	1 11	1 10	1	FD	2	4	15	00	BC
ADD IY, rr	$[Y \leftarrow Y + rr]$		•	•)	()		•	,	, ,	o		1 0	01				6	01	DE
,,							x			• 0		0 0	11		1	1	10	10	iY
INC ss	ss + ss + 1		•		Χ '			-	•	• 1		11 1	01	DD	2	2	10	11	SF
INC IX	$IX \leftarrow IX + 1$		•	•	Х	•	^	•		c	0 10	00 0	11	23		_	10	11	•
					Х	_	v			. 1	1 1	11 1	01	FD	2	2	10		
INC IY	Y ← Y + 1		•	•	Х	•	^	-		(00 1	00 ()11	23			6		
				_	Х		Х			• (00 s	s1 (11		1		10		
DEC ss	ss + ss - 1		•		X		x				11 0	11	101	DI		2	10		
DEC IX	IX ← IX – 1		•	•	^	•	^	-			00 1	01	011	2			10		
				_	х		х				11 1	111	101	FI		2 2	10		
DEC IY	Y ← Y − 1		•	•	Λ.	٠	^	-			00 1	101	011	2	В				

ROTATE AND SHIFT GROUP

	Symbolic	s			Fla	gs	PΛ	/ N	c	76	Opc 54	ode 43	210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments
RLCA	onic Operation			x	0	×	•	0	ŧ	00	0	000	111	07	1	1	4	Rotate left circular accumulator
RLA	(cr) + 7 + 0		•	x	0	×	•	c		00) C	010	111	17	1	1	4	Rotate left accumulate
RRCA	7-0 +CY	•	•	X	0	>	((• () 1	. 0	0 (001	111	0F	1	1	4	Rotate right circular accumulate
RRA	7 + 0 + CY	•		×	(0)	x	•	0	‡ C	00	011	111	1F	1	1	4	Rotate right

ROTATE AND SHIFT GROUP (Continued)

Mnemonic	Symbolic Operation	s	z		Flaç		P/V	N	С	76	Opcod 543		Hex	No. of Bytes	No. of M Cycles	No. of T States	Comn	nents
RLC r		‡	:	X	0	x	Р	0 •	ŧ	11 00	001	011 r	СВ	2	2	8	Rotate circula registe	ır
RLC (HL)	7+0	‡	:	Х	0	X	Ρ	0	‡	11 00	001 000	011 110	СВ	2	4	15	000	Reg. B C
RLC (IX + d		‡	:	X	0	X	Р	0	‡	11 11 00	011 001 ← d →	101 011 110	DD CB	4	6	23	010 011 001 101 111	D E H L
RLC (IY + d	,)	‡	:	Х	0	X	Р	0	‡	11 11	111 001 ← d →	101 011	FD CB	4	6	23	Instruc	rtion
RL m	m = r,(HL,(IX + d),	t (IY +	‡ d)	x	0	x	Ρ	0	‡	00	000	110					format states shown	and are as
RRC m	$r_i(HL)$, $r_i(HL)$	‡ ,(IY -	‡ + d)	X	0	X	Р	0	‡		001						new o replac or RLC	ocode e 000 Cs with
RR m	m = r,(HL),(IX + d),	‡ ,(IY -	‡ + d)	X	0	x	Р	0	‡		011						shown	code.
SLA m	$m = r_i(HL),(IX + d)$		‡ + d)	X	0	X	Р	0	‡		100							
SRA m	$m = r_i(HL), (IX + d)$	‡ ,(IY +		X	0	X	Р	0	‡		101							
SRLm °	m = r,(HL),(IX + d),	‡ - (IY +	‡ + d)	X	0	X	P	0	‡		111							
RLD 7-4	3-0 7-4 3-0 (HL)	*	:	X	0	x	Р	0	•	11 01	101 101	101 111	ED 6F	2	5	18	the ac	d etween cumu-
RRD 7-4	3-0 7-4 3-0 (HL)	*	:	X	0	х	Р	0	•	11 01	101 100	101 111	ED 67	2	5	18	The co	ontent upper the

is unaffected.

BIT SET, RESET AND TEST GROUP

Mnemonic	Symbolic Operation	s	z		Fla H		P/V	N	С		543		Hex	No. of Bytes	No. of M Cycles	No. of T States	Com	ments
BIT b, r	Z ← r _b	х	‡	×	1	х	Х	0	•	11	001	011	СВ	2	2	8	r	Reg.
·	-									01	b	r					000	В
BIT b, (HL)	$Z \leftarrow (HL)_b$	х	‡	Х	1	Х	Χ	0	•	11	001	011	СB	2	3	12	001	С
										01	b	110					010	D
BIT b _i (IX + d) _b	$Z \leftarrow (iX + d)_h$	X	‡	Х	1	Х	Χ	0	•	11	011	101	DD	4	5	20	011	E
	, ,,									11	001	011	CB				100	Н
											- d -						101	L
										01	b	110					111	Α
																	b	Bit Tested
BIT b. (IY + d)h	Z ← (IY + d) _b	х	‡	Х	1	Х	Χ	0	•	11	111	101	FD	4	5	20	000	0
,										11	001	011	СВ				001	1
											- d -						010	2
										01	b	110					011	3
SET b, r	r _h ← 1	•		х	•	х	•	•	•	11	001	011	СВ	2	2	8	100	4
										[11]	b	r					101	5
SET b, (HL)	(HL) _b ← 1	•		х		х		•		11	001	011	СВ	2	4	15	110	6
	(11	b	110					111	7
SET b, (IX + d)	(IX + d) _b ← 1			х		х				11	011	101	DD	4	6	23		
02 : 0, (,,, : 0,	(37.1.0)0									11	001	011	СВ					
											- d -							
										[11]	b	110						
SET b, (IY + d)	(IY + d) - ← 1			х		х				11	111	101	FD	4	6	23		
021 b, (11 1 d)	(11.10)6									11	001	011	СВ					
											- d-							
										11	b	110						
RES b, m	m _b ← 0			x		x				闹	~						To fo	rm new
11200,111	m≡r, (HL),					^				لغت								ode replace
	(IX+d), (IY+d)																• .	of SET b, s
	(17, + 4), (11, + 4)																_	10 Flags
																	and	
																		s for SET
																		uction.

NOTE: The notation $m_{\tilde{b}}$ indicates location m, bit b (0 to 7).

JUMP GROUP

Mnemonic	Symbolic Operation	5	z		FI:	ags		۷N	c	76	Opcod 543		Hex	No. of Bytes	No. of M Cycles	No. of T States	Com	nments
JP nn	PC ← nn	•	•	Х	•	Х	•	•	•	11		011	СЗ	3	3	10	cc 000	Condition
											+ n →						000	NZ (non-zero) Z (zero)
ID	If condition cc			v	_	v	_	_	_	11	+- n	010		3	3	10	010	NC (non-carry)
JP cc, nn	is true PC←nn.		•	^	•	^	٠	٠	٠	11	cc ← n →			3	3	10	011	C (carry)
	otherwise										+ n →						100	PO (parity odd)
	continue																101	PE (parity even)
JR e	PC ← PC + e.			х		х				00	011	000	18	2	3	12	110	P (sign positive)
JING	10 - 10+6	•	٠	^	Ť	^					-e-2		10	-	J	,_	111	M (sign negative)
JR C, e	If C = 0.			х		х				00	111		38	2	2	7		ndition not met.
0110,6	continue			^		^					-e-2		00	-	-	•	00.	
	If C = 1, PC ← PC + e										-			2	3	12	If co	ndition is met.
JR NC. e	IF C = 1.			Х		Х				00	110	000	30	2	2	7	If cor	ndition not met.
	continue										-e-2			_				
	If C = 0.										-			2	3	12	If cor	ndition is met.
	PC ← PC+e																	
JPZ, e	If $Z = 0$	•	•	Х	•	Х	•	•	•	00	101	000	28	2	2	7	If cor	ndition not met.
	continue									•	-e-2	→						
* * *	If $Z = 1$,													2	3	12	If cor	ndition is met.
	PC + PC + e																	
JR NZ, e	If $Z = 1$,	•	٠	Х	٠	Х	•	٠	•	00	100	000	20	2	2	7	If cor	ndition not met.
	continue									•	-e-2	→						
	If $Z = 0$,													2	3	12	If cor	ndition is met.
	PC + PC+e																	
JP (HL)	PC ← HL	•	•	Χ	٠	Х	•	•	•	11	101	001	E9	1	1	4		
JP (IX)	PC ← IX	•	•	Χ	•	Χ	٠	•	•	11	011	101	DD	2	2	8		
										11	101	001	E9					
JP (IY)	PC ← IY	•	٠	Х	•	Х	•	•	•	11	111	101	FD	2	2	8		
										11	101	001	E9					
DJNZ, e	B ← B – 1	•	٠	Х	•	Х	•	•	•	00	010	000	10	2	2	8	if B =	· 0
	If $B = 0$,									•	-e-2	→						
	continue																	
	If B≠0,													2	3	13	If B≠	0.
	PC ← PC + e																	

NOTES: e represents the extension in the relative addressing mode.
e is a signal two's complement number in the range < - 126, 129 >.
e - 2 in the opcode provides an effective address of pc + e as PC is incremented by 2 prior to the addition of e.

CALL AND RETURN GROUP

Mnemonic	Symbolic Operation	s	z		Fla H	ags		/N	С		Opcod 543		Hex	No. of Bytes	No. of M Cycles	No. of T States	Com	nments
CALL nn	(SP-1)←PC _H (SP-2)←PC _L PC ← nn.	•	•	X	•	X	•	•	•	11	001 ← n →		CD	3	5	17		
CALL cc,nr	If condition	•	•	X	•	X	•	•	•	11	cc ←n→	100		3	3	10	If cc	is false.
	continue, otherwise same as CALL nn										← n →			3	5	17	If cc	is true.
RET	PC _L ← (SP) PC _H ← (SP + 1)	•	•	X	•	Х	•	•	•	11	001	001	C9	1	3	10		
RET cc	If condition cc is false	•	•	X	•	Х	•	•	•	11	cc	000		1	1	5	If cc	is false.
	continue, otherwise											٠		1	3	11	If cc	is true.
	same as RET																CC	Condition
																	000	NZ (non-zero)
																	001	Z (zero)
																	010	NC (non-carry)
RETI	Return from	•	•	Х	•	Х	٠	•	•	11	101	101	ED	2	4	14	011	C (carry)
7 -	interrupt									01	001	101	4D				100	PO (parity odd)
RETN1	Return from	٠	•	Х	•	Х	•	•	•	11	101	101	ED	2	4	14	101	PE (parity even)
	non-maskable									01	000	101	45				110	P (sign positive)
	interrupt																111	M (sign negative)
RST p	(SP - 1) ← PC _H	٠	•	Х	٠	Х	•	•	•	11	t	111		1	3	11	t	p
	(SP-2)←PCL																000	00H
	PC _H ← 0																001	08H
	PC _L ← p																010	10H
																	011	18H
																	100	20H
																	101	28H
																	110	30H
																	111	38H

NOTE: ¹RETN loads IFF2 → IFF1

INPUT AND OUTPUT GROUP

Mnemonic	Symbolic Operation	s	z		Fla H	ags		۷N	С	76	Opcoo 543	le 210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments
IN A. (n)	A ← (n)	•	•	Х	•	Х	•	•	•	11	011 ← n →	01	DB	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
IN r. (C)	$r \leftarrow (C)$ If $r = 110$ only the flags will be affected	\$	÷	×	‡	X	Ρ	0	•	11 01	101 r	101 000	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
INI	(HL) ← (C) B ← B − 1 HL ← HL + 1	х		'×	X	X	X	1	X	11 10	101 100	101 010	ED A2	2	4	16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
INIR	(HL) ← (C) B ← B − 1 HL ← HL + 1 Repeat until B = 0	X	1	×	X	X	X	†	×	11 10	101 110	101 010	ED B2	2	5 (If B≠0) 4 (If B = 0)	21 16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
ND	(HL) ← (C) B ← B − 1 HL ← HL − 1	X	(2) (2)	×	X	X	X	1	X	11 10	101 101	101 010	ED AA	2	4	16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
INDR	$(HL) \leftarrow (C)$ $B \leftarrow B - 1$ $HL \leftarrow HL - 1$ Repeat until B = 0	X	1	×	X	X	X	1	X	11 10	101 111	101 010	ED BA	2	5 (If B≠0) 4 (If B = 0)	21 16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
OUT (n), A		•	•	X	•	X	•	•	•	11	010 ← n →	011	D3	2	3	11	n to $A_0 \sim A_7$ Acc. to $A_8 \sim A_{15}$
OUT (C), r	(C) ← r	•	•	X	•	Х	•	•	•	11 01	101 r	101 001	ED	2	3	12	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
ITUC	(C) ← (HL) B ← B − 1 HL ← HL + 1	Х	② ②	X	X	X	Х	1	X	11 10	101 100	101 011	ED A3	2	4	16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
OTIR	$(C) \leftarrow (HL)$ $B \leftarrow B - 1$ $HL \leftarrow HL + 1$ Repeat until B = 0	X	1	X	X	X	X	1	X	11 10	101 110	101 011	ED B3	2	5 (If B≠0) 4 (If B = 0)	21 16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
OUTD	(C) ← (HL) B ← B – 1 HL ← HL – 1	X	(P)	X	X	X	х	1	×	11 10	101 101	101 011	ED AB	2	4	16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$
OTDR	(C) ← (HL) B ← B − 1 HL ← HL − 1 Repeat until B = 0	X	1	X	X	X	X	1	X	11 10	101 111	101 011	ED	2	5 (If B≠0) 4 (If B = 0)	21 16	C to $A_0 \sim A_7$ B to $A_8 \sim A_{15}$

NOTES: ① If the result of B – 1 is zero, the Z flag is set, otherwise it is reset. ② Z flag is set upon instruction completion only.

SUMMARY OF FLAG OPERATION

	D ₇					P/V	N.	D ₀	Comments
Instructions	S	Z		Н					
ADD A, s; ADC A, s	‡	‡	Х	‡	X	V	0	‡	8-bit add or add with carry.
SUB s; SBC A, s; CP s; NEG	‡	‡	Х	‡	X	V	1	‡	8-bit subtract, subtract with carry, compare and negate accumulator.
AND s	‡	‡	Х	1	Х	Ρ	0	0	Logical operation.
OR s. XOR s		‡	X	0	X	Ρ	0	0	Logical operation.
INCs		‡	Х	‡	Х	V	0	•	8-bit increment.
DECs		‡	Х	‡	X	V	1	•	8-bit decrement.
ADD DD. ss	•		Х	Χ	Х	•	0	‡	16-bit add.
ADC HL. ss	‡	ŧ	Х	Х	Х	V	0	‡	16-bit add with carry.
SBC HL, ss	ŧ		Х	Х	X	V	1	‡	16-bit subtract with carry.
RLA; RLCA; RRA; RRCA	•	•	Х	0	Х	•	0	‡	Rotate accumulator.
RL m: RLC m: RR m; RRC m: SLA m; SRA m: SRL m	‡	‡	Х	0	Х	Р	0	‡	Rotate and shift locations.
RLD: RRD	‡	ŧ	Х	0	Х	р	0	•	Rotate digit left and right.
DAA	‡	ţ	X		Х	Р	•	t	Decimal adjust accumulator.
CPL			X	1	Χ	•	1	•	Complement accumulator.
SCF			X	Ö	X		0	1	Set carry.
CCF			X	X	X	•	Ō	1	Complement carry.
IN r (C)	‡	:	X	Ô	X	Р	0	•	Input register indirect.
INI: IND: OUTI: OUTD	X	i	X	X	X	X	1		Black input and output, $Z = 1$ if $B \neq 0$, otherwise $Z \neq 0$.
INIR; INDR; OTIR; OTDR	X	1	X	X	Х	X	1		Block input and output, $Z = 1$ if $B \neq 0$, otherwise $Z = 0$.
LDI: LDD	X	X	X	0	X	ŧ	0	•	Block transfer instructions. $P/V = 1$ if $BC \neq 0$, otherwise $P/V = 0$.
LDIR: LDDR	X	X	X	ō	X	ò	0	٠	Block transfer instructions. $P/V = 1$ if $BC \neq 0$, otherwise $P/V = 0$.
CPI; CPIR; CPD; CPDR	X	\$	Х	X	Х	‡	1	•	Block search instructions. $Z = 1$ if $A = (HL)$, otherwise $Z = 0$. $P/V = 1$ if $BC \neq 0$, otherwise $P/V = 0$.
LD A; I, LD A, R	‡	‡	Х	0	X	IFF	0	٠	IFF, the content of the interrupt enable flip-flop, (IFF ₂), is copied into the P/V flag.
BIT b, s	Х	‡	Χ	1	Χ	Χ	0	•	The state of bit b of location s is copied into the Z flag.

SYMBOLIC NOTATION

Symbol	Ope	erati	on
_			_

- Sign flag. S = 1 if the MSB of the result is 1.
- Zero flag. Z = 1 if the result of the operation is 0.
 P/V Parity or overflow flag. Parity (P) and overflow (V) share the same flag. Logical operations affect this flag with the parity of the result while arithmetic operations affect this flag with the overflow of the result. If P/V holds parity: P/V = 1 if the result of the operation is even; P/V = 0 if result is odd. If P/V holds overflow, P/V = 1 if the result of the operation produced an overflow.
- P/V does not hold overflow, P/V = 0.

 H* Half-carry flag. H = 1 if the add or subtract operation produced a carry into, or borrow from, bit 4 of the accumulator.
- N* Add/Subtract flag. N = 1 if the previous operation was a subtract.
- C Carry/Link flag, C = 1 if the operation produced a carry from the MSB of the operand or result.

Symbol Operation

- The flag is affected according to the result of the operation.
 - The flag is unchanged by the operation.
- 0 The flag is reset by the operation.
- The flag is reset by the operation.
- X The flag is indeterminate.
- P/V flag affected according to the overflow result of the operation.
- P P/V flag affected according to the parity result of the operation.
- r Any one o the CPU registers A, B, C, D, E, H, L.
- s Any 8-bit location for all the addressing modes allowed for the particular instruction.
- ss Any 16-bit location for all the addressing modes allowed for that instruction.
- ii Any one of the two index registers IX or IY.
- R Refresh counter.
- n 8-bit value in range < 0, 255 >.
- nn 16-bit value in range < 0, 65535 >.

^{*} Hand N flags are used in conjunction with the decimal adjust instruction (DAA) to properly correct the result into packed BCD format following addition or subtraction using ...oe ands with packed BCD format.

PIN DESCRIPTIONS

 $\textbf{A}_{0}\textbf{-}\textbf{A}_{15}$. Address Bus (output, active High, 3-state). $A_{0}\textbf{-}A_{15}$ form a 16-bit address bus. The Address Bus provides the address for memory data bus exchanges (up to 64K bytes) and for I/O device exchanges.

BUSACK. Bus Acknowledge (output, active Low). Bus Acknowledge indicates to the requesting device that the CPU address bus, data bus, and control signals MREQ, IORQ, RD, and WR have entered their high-impedance states. The external circuitry can now control these lines.

BUSREQ. Bus Request (input, active Low). Bus Request has a higher priority than NMI and is always recognized at the end of the current machine cycle. BUSREQ forces the CPU address bus, data bus, and control signals MREQ, IORQ, RD, and WR to go to a high-impedance state so that other devices can control these lines. BUSREQ is normally wired-OR and requires an external pullup for these applications. Extended BUSREQ periods due to extensive DMA operations can prevent the CPU from properly refreshing dynamic RAMs.

D₀-D₇. Data Bus (input/output, active High, 3-state). D₀·D₇ constitute an 8-bit bidirectional data bus, used for data exchanges with memory and I/O.

Halt. Halt State (output, active Low). HALT indicates that the CPU has executed a Halt instruction and is awaiting either a nonmaskable or a maskable interrupt (with the mask enabled) before operation can resume. While halted, the CPU executes NOPs to maintain memory refresh.

INT. Interrupt Request (input, active Low). Interrupt Request is generated by I/O devices. The CPU honors a request at the end of the current instruction if the internal software-controlled interrupt enable flip-flop (IFF) is enabled. INT is normally wired-OR and requires an external pullup for these applications.

ĪORQ. Input/Output Request (output, active Low, 3-state). IORQ indicates that the lower half of the address bus holds a valid I/O address for an I/O read or write operation. IORQ is also generated concurrently with M1 during an interrupt acknowledge cycle to indicate that an interrupt response vector can be placed on the data bus.

M1. Machine Cycle One (output, active Low). M1. together with MREO, indicates that the current machine cycle is the opcode fetch cycle of an instruction execution. M1. together with IORO, indicates an interrupt acknowledge cycle.

MREQ. Memory Request (output, active Low, 3-state). MREQ indicates that the address bus holds a valid address for a memory read or memory write operation.

NMI. Non-Maskable Interrupt (input, negative edge-triggered). NMI has a higher priority than INT. NMI is always recognized at the end of the current instruction, independent of the status of the interrupt enable flip-flop, and automatically forces the CPU to restart at location 0066H

RD. Read (output, active Low, 3-state). RD indicates that the CPU wants to read data from memory or an I/O device. The addressed I/O device or memory should use this signal to gate data onto the CPU data bus.

RESET. Reset (input, active Low). RESET initializes the CPU as follows: it resets the interrupt enable flip-flop, clears the PC and Registers I and R, and sets the interrupt status to Mode 0. During reset time, the address and data bus go to a high-impedance state, and all control output signals go to the inactive state. Note that RESET must be active for a minimum of three full clock cycles before the reset operation is complete.

RFSH. Refresh (output, active Low). RFSH, together with MREO, indicates that the lower seven bits of the system's actives bus can be used as a refresh address to the system's dynamic memories.

WAIT. Wait (input, active Low). WAIT indicates to the CPU that the addressed memory or I/O devices are not ready for a data transfer. The CPU continues to enter a Wait state as long as this signal is active. Extended WAIT periods can prevent the CPU from refreshing dynamic memory properly.

WR. Write (output, active Low, 3-state). WR indicates that the CPU data bus holds valid data to be stored at the addressed memory or I/O location.

CPU TIMING


The Z80 CPU executes instructions by proceeding through a specific sequence of operations:

- Memory read or write
- I/O device read or write
- Interrupt acknowledge

The basic clock period is referred to as a T time or cycle, and three or more T cycles make up a machine cycle (M1, M2 or M3 for instance). Machine cycles can be extended either by the CPU automatically inserting one or more Wait states or by the insertion of one or more Wait states by the user.

Instruction Opcode Fetch. The CPU places the contents of the Program Counter (PC) on the address bus at the start of the cycle (Figure 5). Approximately one-half clock cycle later, MREQ goes active. When active, RD indicates that the memory data can be enabled onto the CPU data bus.

The CPU samples the $\overline{\text{WAIT}}$ input with the falling edge of clock state T_2 . During clock states T_3 and T_4 of an $\overline{\text{M1}}$ cycle, dynamic RAM refresh can occur while the CPU starts decoding and executing the instruction. When the Refresh Control signal becomes active, refreshing of dynamic memory can take place.



*T_W = Wait cycle added when necessary for slow ancilliary devices.

Figure 5. Instruction Opcode Fetch

Memory Read or Write Cycles. Figure 6 shows the timing of memory read or write cycles other than an opcode fetch $(\overline{M1})$ cycle. The \overline{MREQ} and \overline{RD} signals function exactly as in the fetch cycle. In a memory write cycle, \overline{MREQ} also

becomes active when the address bus is stable. The \overline{WR} line is active when the data bus is stable, so that it can be used directly as an R/\overline{W} pulse to most semiconductor memories.





Figure 6. Memory Read or Write Cycles

Input or Output Cycles. Figure 7 shows the timing for an I/O read or I/O write operation. During I/O operations, the CPU automatically inserts a single Wait state (T_{WA}). This

extra Wait state allows sufficient time for an I/O port to decode the address from the port address lines.




TwA = One wait cycle automatically inserted by CPU.

Figure 7. Input or Output Cycles

Interrupt Request/Acknowledge Cycle. The CPU samples the interrupt signal with the rising edge of the last clock cycle at the end of any instruction (Figure 8). When an interrupt is accepted, a special $\overline{\rm M1}$ cycle is generated.

During this $\overline{\text{M1}}$ cycle, $\overline{\text{IORQ}}$ becomes active (instead of $\overline{\text{MREO}}$) to indicate that the interrupting device can place an 8-bit vector on the data bus. The CPU automatically adds two Wait states to this cycle.




NOTES: 1) T_{L1} = Last state of any instruction cycle.
2) T_{WA} = Wait cycle automatically inserted by CPU.

Figure 8. Interrupt Request/Acknowledge Cycle

Non-Maskable Interrupt Request Cycle. \overline{NMI} is sampled at the same time as the maskable interrupt input \overline{INT} but has higher priority and cannot be disabled under software control. The subsequent timing is similar to that of a normal

memory read operation except that data put on the bus by the memory is ignored. The CPU instead executes a restart (RST) operation and jumps to the $\overline{\text{NM}}$ service routine located at address 0066H (Figure 9).




^{*}Although NMI is an asynchronous input, to guarantee its being recognized on the following machine cycle, NMI's falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle (Tu).

Figure 9. Non-Maskable Interrupt Request Operation

Bus Request/Acknowledge Cycle. The CPU samples BUSREQ with the rising edge of the last clock period of any machine cycle (Figure 10). If BUSREQ is active, the CPU sets its address, data, and ΜΠΕQ, ΙΟΡΩ, RD, and WR lines

to a high-impedance state with the rising edge of the next clock pulse. At that time, any external device can take control of these lines, usually to transfer data between memory and I/O devices.




NOTES: 1) T_{LM} = Last state of any M cycle. 2) T_X = An arbitrary clock cycle used by requesting device.

Figure 10. Z-BUS Request/Acknowledge Cycle

Halt Acknowledge Cycle. When the CPU receives a HALT instruction, it executes NOP states until either an $\overline{\text{INT}}$ or $\overline{\text{NMI}}$ input is received. When in the Halt state, the $\overline{\text{HALT}}$ output is

active and remains so until an interrupt is received (Figure 11). INT will also force a Halt exit.



*Although NMI is an asynchronous input, to guarantee its being recognized on the following machine cycle. MNI's falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle (T_L).

Figure 11. Halt Acknowledge Cycle

Reset Cycle. RESET must be active for at least three clock cycles for the CPU to properly accept it. As long as RESET remains active, the address and data buses float, and the control outputs are inactive. Once RESET goes inactive, two

internal T cycles are consumed before the CPU resumes normal processing operation. RESET clears the PC register, so the first opcode fetch will be to location 0000H (Figure 12).




Figure 12. Reset Cycle

AC CHARACTERISTICS†

Number	Symbol	Parameter	Z80 Min	CPU Max	Z80A Min	CPU Max	Z80B Min	CPU Max	Z80H Min	CPU Max
1	TcC	Clock Cycle Time	400*	_	250*		165*		125*	
2	TwCh	Clock Pulse Width (High)	180	2000	110	2000	65	2000	55	2000
3	TwCl	Clock Pulse Width (Low)	180	2000	110	2000	65	2000	55 .	2000
4	TfG	Clock Fall Time		30		30		20		10
5	TrC	Clock Rise Time		30		30		20		10
6	TdCr(A)	Clock † to Address Valid Delay		145		110	_	90		80
7	TdA(MREQf)	Address Valid to MREQ ↓ Delay	125*		65*		35*		20*	
8	TdCf(MREQf)	Clock ↓ to MREQ ↓ Delay		100		85		70		60
9	TdCr(MREQr)	Clock ↑ to MREQ ↑ Delay		100		85		70		60
10	TwMREQh	MREQ Pulse Width (High)	170*		110*		65*		45°	
11	TwMREQI	MREQ Pulse Width (Low)	360*		220*		135*		100*	
12	TdCf(MREQr)	Clock I to MREQ ↑ Delay		100		85		70		60
13	TdCf(RDf)	Clock to RD Delay		130		95		80		70
14	TdCr(RDr)	Clock ↑ to RD ↑ Delay		100		85		70		60
15	TsD(Cr)	Data Setup Time to Clock ↑	50		35		30		30	
16	ThD(RDr)	Data Hold Time to RD↑		0		0		0		C
17	TsWAIT(Cf)	WAIT Setup Time to Clock ↓	70		70		60		50	
18	ThWAIT(Cf)	WAIT Hold Time after Clock↓		0		0		0		0
19	TdCr(M1f)	Clock † to M1 ↓ Delay		130		100		80		70
20	TdCr(M1r)	Clock to M1 t Delay		130		100		80		70
21	TdCr(RFSHf)	Clock ↑ to RFSH ↓ Delay		180		130		110		95
22	TdCr(RFSHr)	Clock f to RFSH f Delay		150		120		100		85
23	TdCf(RDr)	Clock I to RD ↑ Delay		110		85		70		60
24	TdCr(RDf)	Clock † to RD ↓ Delay		100		85		70		60
25	TsD(Cf)	Data Setup to Clock ↓ during M ₂ , M ₃ , M ₄ , or M ₅ Cycles	60		50		40		30	
26	TdA(IORQf)	Address Stable prior to IORQ ↓	320*		180*		110*		75*	
27	TdCr(IORQf)	Clock † to IORQ ↓ Delay		90		75		65		55
28	TdCf(IORQr)	Clock ↓ to IORQ ↑ Delay		110		85		70		60
29	TdD(WRf)	Data Stable prior to WR ↓	190*		80*		25*		5*	
30	TdCf(WRf)	Clock I to WR I Delay		90		80		70		60
31	TwWR	WR Pulse Width	360*		220*		135*		100*	
32	TdCf(WRr)	Clock I to WR ↑ Delay		100		80		70		60
33	TdD(WRf)	Data Stable prior to WR ↓	20*		-10*		-55*		55*	
34	TdCr(WRf)	Clock † to WR ↓ Delay		80		65		60		55
35	TdWRr(D)	Data Stable from WR †	120*		60*		30*		15*	
36	TdCf(HALT)	Clock I to HALT f or I		300		300		260		225
37	TwNMI	NMI Pulse Width	80		80		70		60*	
38	TsBUSREQ(Cr)	BUSREQ Setup Time to Clock †	80		50		50		40	

^{*}For clock periods other than the minimums shown, calculate parameters using the table on the following page. Calculated values above assumed TrC = TrC = 20 ns. †Units in nanoseconds (ns).

AC CHARACTERISTICS† (Continued)

			Z80 (CPU	Z80A	CPU	Z80B	CPU	Z80H	
Number	Symbol	Parameter	Min	Max	Min	Max	Min	Max	Min	Max
39	ThBUSREQ(Cr)	BUSREQ Hold Time after Clock †	0		0		0		0	
40	TdCr(BUSACKf)	Clock † to BUSACK ↓ Delay		120		100		90		80
41	TdCf(BUSACKr)	Clock ∔ to BUSACK ↑ Delay		110		100		90		80
42	TdCr(Dz)	Clock ↑ to Data Float Delay		90		90		80		70
43	TdCr(CTz)	Clock to Control Outputs Float Delay (MREQ, IORQ, RD, and WR)		110		80		70		60
44	TdCr(Az)	Clock to Address Float Delay		110		90		80		70
45	TdCTr(A)	MREQ t, IORQ t, RD t, and WR t to Address Hold Time	160*		80*		35*		20*	
46	TsRESET(Cr)	RESET to Clock † Setup Time	90		60		60		45	
47	ThRESET(Cr)	RESET to Clock † Hold Time		0		0		0		0
48	TsINTf(Cr)	INT to Clock † Setup Time	80		80		70		55	
49	ThINTr(Cr)	INT to Clock t Hold Time		0		0		0		0
49 50	TdM1f(IORQf)	M1 ∔ to IORQ ↓ Delay	920*		565*		365*		270*	
50 51	TdCf(IORQf)	Clock ↓ to IORQ ↓ Delay		110		85		70		60
	TdCf(IORQr)	Clock † IORQ † Delay		100		85		70		60
52 .53	TdCf(D)	Clock I to Data Valid Delay		230		150		130		115

^{*}For clock periods other than the minimums shown, calculate parameters using the following table. Calculated values above assumed TrC = TfC = 20 ns. †Units in nanoseconds (ns).

FOOTNOTES TO AC CHARACTERISTICS

Number	Symbol	General Parameter	Z80	Z80A	Z80B	Z80H
1	TcC	TwCh + TwCl + TrC + TfC				
7	TdA(MREQf)	TwCh + TfC	- 75	- 65	-50	- 45
10	TwMREQh	TwCh + TfC	- 30	- 20	- 20	- 20
11	TwMREQI	TcC	- 40	- 30	-30	- 25
26	TdA(IORQf)	TcC	- 80	- 70	- 55	- 50
29	TdD(WRf)	TcC	- 210	- 170	140	- 120
31	TwWR	TcC	- 40	- 30	- 30	- 25
33	TdD(WRf)	TwCl + TrC	- 180	- 140	- 140	- 120
35	TdWRr(D)	TwCl + TrC	- 80	- 70	- 55	- 50
	TdCTr(A)	TwCl + TrC	- 40	- 50	- 50	- 45
45 50	TdM1f(IORQf)	2TcC + TwCh + TfC	- 80	- 65	- 50	- 45

AC Test Conditions:

 $V_{1H} = 2.0 \text{ V}$ $V_{1L} = 0.8 \text{ V}$

 $V_{OH} = 1.5 \text{ V}$ $V_{OL} = 1.5 \text{ V}$ FLOAT = ±0.5 V

V_{IHC} = V_{CC} - 0.6 V V_{ILC} = 0.45 V

ORDERING INFORMATION

	Z80 CPU, 2.5 M	Hz	Z80B CP	U, 6.0 MHz
40-pin DIP	44-pin LCC	44-pin PCC	40-pin DIP	44-pin PCC
Z8400 P\$	Z8400 LM*	Z8400 VS†	Z8400B PS	Z8400B VS†
Z8400 CS	Z8400 LMB*†		Z8400B CS	
Z8400 PE			Z8400B PE	
Z8400 CE				
Z8400 CM*			Z80H CP	U, 8.0 MHz
Z8400 CMB*			40-pin DIP	44-pin PCC
Z8400 CMJ*			Z8400H PS	Z8400H VS†

Z80A CPU, 4.0 MHz 44-pin LCC 44-pin PCCZ8400A LM*
Z8400A VS†

Z8400A PS Z8400A LM* Z8400A CS Z8400A LMB*†

Z8400A PE Z8400A CE Z8400A CM* Z8400A CMB* Z8400A CMJ*

40-pin DIP

Codes

First letter is for package; second letter is for temperature.

C = Ceramic DIP
P = Plastic DIP
L = Ceramic LCC
V = Plastic PCC

TEMPERATURE S = 0°C to + 70°C E = -40°C to + 85°C $M^* = -55$ °C to + 125°C

*For Military Orders, refer to the Military Section. †Available soon. R = Protopack

T = Low Profile Protopack
DIP = Dual-In-Line Package
LCC = Leadless Chip Carrier
PCC = Plastic Chip Carrier (Leaded)

FLOW

B = 883 Class B J = JAN 38510 Class B

ORDERING INFORMATION

Z80B CPU, 6.0 MHz Z80 CPU, 2.5 MHz 40-pin DIP 44-pin LCC 44-pin PCC 40-pin DIP 44-pin PCC Z8400 VS† Z8400B PS Z8400B VS+ Z8400 PS Z8400 LM* Z8400B CS Z8400 CS Z8400 LMB*† 78400 PF Z8400B PE Z8400 CE

 Z8400 CM*
 Z80H CPU, 8.0 MHz

 Z8400 CMB*
 40-pin DIP
 44-pin PCC

 Z8400 CMJ*
 Z8400H PS
 Z8400H VS†

 Z80A CPU, 4.0 MHz

 40-pin DIP
 44-pin LCC
 44-pin PCC

 Z8400A PS
 Z8400A LM*
 Z8400A VS†

 Z8400A CS
 Z8400A LMB*†

Z8400A CE Z8400A CM* Z8400A CMB* Z8400A CMJ*

Z8400A PE

Codes

First letter is for package; second letter is for temperature.

C = Ceramic DIP
P = Plastic DIP
L = Ceramic LCC
V = Plastic PCC


TEMPERATURE S = 0°C to +70°C E = -40°C to +85°C M*= -55°C to +125°C R = Protopack

T = Low Profile Protopack
DIP = Dual-In-Line Package
LCC = Leadless Chip Carrier
PCC = Plastic Chip Carrier (Leaded)

FLOW B = 883 Class B J = JAN 38510 Class B

^{*} For Military Orders, refer to the Military Section. †Available soon.

4 NAND-Gatter mit je zwei Eingängen



Logiktabelle:


Α	В	Y
0	0	1
0	1	1
1	0	1
1	1	0

Typ. Impuls-Verzögerungszeit: 9,5 ns

Typ. Leistungsaufnahme: 8 mW

positive Logik: $Y = \overline{AB}$

4 NAND-Gatter mit je zwei Eingängen



Offene Kollektorausgänge


Logiktabelle:

A	в	. Y	Typ. Impuls-	
			Verzögerungszeit:	22 ns
0 (0	1		
0 (1	1	Typ. Leistungs-	
1 (0	1	aufnahme:	40 mW
1	1	0		

positive Logik: $Y = \overline{AB}$

7404

6 Inverter



Logiktabelle:

Υ
1


Typ. Impuls-Verzögerungszeit: 9 ns

Typ. Versorgungsstrom:

25 mA

positive Logik: $Y = \overline{A}$

6 Inverter



Logiktabelle:

Α	γ
0	1
1	0

Typ. Impuls-

Verzögerungszeit: 10 ns


Typ. Versor-

gungsstrom: 4 mA

positive Logik:

 $Y = \overline{A}$

4 OR-Gatter mit je zwei Eingängen



Logiktabelle:

A	В	Y
0	0	0
0	1	1
1	0	1
1	1	1

Typ. Impuls-

Verzögerungszeit: 12 ns

Typ. Leistungsaufnahme:


20 mW

positive Logik.

Y = A + B

7474

Zwei D-Flipflops mit Preset und Clear



Wahrheitstabelle:

	Inpu	Outpo	uts		
Preset	Clear	Clock	D	Q	Ō
L	Н	×	×	Н	L
H	L	×	×	L	Н
L	L	×	×	H*	H*
н	Н	+	Н	Н	L
н	н	†	L	L	Н
Н	Н	L	×	Q _O	Ō₀


Positive Logik

*Dieser Zustand ist nicht stabil; d.h. er bleibt nicht erhalten, wenn Preset und/oder Clear inaktiv (High) werden.

Typ. Impulsverzögerungszeit: 17 ns

Typ. Versorgungsstrom : 16 mA

Monoflop mit Schmitt-Trigger-Eingang




Wahrheitstabelle:

	Inp	uts	Ou	tputs	
	41	A2	В	Q.	Q
	L	X	Н	L	Н
l	X	L	Н	L	Н
	X	X	Ł	L	Н
1	Н	Н	X	L	_H_
1	Н	+	Н	\prod	U
İ	+	Н	н	$ \mathcal{N} $	IJ
		4	Н		IJ
	L	X	+	П	\Box
L	X	L	Ť	Л	Ū

Typ. Impulsverzögerungszeit von A1,A2: 47.5 ns Typ. Impulsverzögerungszeit von B : 37.5 ns

Typ. Versorgungsstrom. 16 mA

3-Bit Binärdekoder/Demultiplexer (3 zu 8)



Logiktabelle:

	Inp	uts			Outputs							
En.	able	S	e lec	t				Outp	u (S			
G1	G2*	С	В	A	YO	Y1	Y2	Y3	Y4	Y5	Y6	Y7
×	Н	Х	X	X	Н	Н	Н	Н	Н	Н	Н	н
L	X	×	×	×	н	Н	н	Н	Н	Н	Н	Н
Н	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
H	L	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н
H	L	L	Н	L	н	Н	L	Н	Н	Н	Н	Н
H	L	L	Н	Н	Н	Н	Н	L	Н	н	н	н
H	L	Н	L	L	н	Н	Н	н	L.	н	Н	Н
Н	L	Н	L	H	н	Н	н	Н	н	L	Н	н
Н	L	Н	Н	L	н	Н	н	Н	Н	Н	L	Н
Н	L	Н	Н	Н	н	н	Н	н	Н	Н	Н	L

Positive Logik


*G2 = G2 A + G2B

Typ. Impulsverzögerungszeit: 22 ns

Typ. Versorgungsstrom

7 mA

2 2-zu-4 Decoder/Demultiplexer



Logiktabelle:

INPUTS))	011	TDI	JTS		
Enable	Sel	ect	ا ا	ורנ	כונ	
G	В	Α	YO	Y 1	Y2	Y3
Н	×	×	Н	Н	Н	Н
L	L	L	L	Н	Н	Н
L	L	Н	Н	L	H	Н
L	Н	L	Н	Н	L	Н
L	Н	Н	Н	Н	Н	Н
			ŀ			


H = high level L = low level x = irrelevant Typ. Impuls-Verzögerungszeit: 20 ns

Typ. Versor-gungsstrom:

7 mA

positive Logik: siehe Tabelle

Schieberegister mit 8-Bit paralleler Ausgabe



Function Table:

11	NPUTS	t	UTPL	ITS		
Clear	Clock	Α	В	QA	ΩB	Q _H
L	×	×	×	L	L	L
Н	L	×	×	Q _{AO}	Q_{BO}	Q _{HO}
Н	1	Н	Н	Н	Q _{An}	Q _{Gn}
Н	↑	L	×	L	Q _{An}	Q _{Gn}
н	1	×	L	L	QAn	Q_{Gn}

Typ. Impulsverzögerungszeit: 15 ns Typ. Versorgungsstrom: 20 mA

INSTRUCTION SET

The Z80 microprocessr has one of the most powerful and versatile instruction sets available in any 8-bit microprocessor. It includes such unique operations as a block move for fast, efficient data transfers within memory, or between memory and I/O. It also allows operations on any bit in any location in memory.

The following is a summary of the Z80 instruction set which shows the assembly language mnemonic, the operation, the flag status, and gives comments on each instruction. For an explanation of flag notations and symbols for mnemonic tables, see the Symbolic Notations section which follows these tables. The Z80 CPU Technical Manual (03-0029-01), e Programmer's Reference Guide (03-0012-03), and ssembly Language Programming Manual (03-0002-01) contain significantly more details for programming use.

Tha	inntr	Intions	010	dividad	into the	following	categories:

- ... 8-bit loads
- 16-bit loads
- Exchanges, block transfers, and searches
- = 8-bit arithmetic and logic operations
- ☐ General-purpose arithmetic and CPU control
- 16-bit arithmetic operations

- Rotates and shifts
- Bit set, reset, and test operations
- Jumps
- Calls, returns, and restarts
- Input and output operations

A variety of addressing modes are implemented to permit efficient and fast data transfer between various registers, memory locations, and input/output devices. These addressing modes include:

- □ Immediate
- □ Immediate extended
- □ Modified page zero
- □ Relative
- □ Extended
- □ Indexed
- □ Register
- □ Register indirect
- □ Implied
- □ Bit

8-BIT LOAD GROUP

	Symbolic				Fla	gs					Opcod			No. of	No. of M	No. of T		
Mnemonic	Operation	S	Z		Н		P/V	N	С	76	543	210	Hex	Bytes	Cycles	States	Com	ments
LD r, r'	r ← r′	•	•	Х	•	Х	•	•	•	01	r	r'		1	1	4	r, r'	Reg
LD r, n	r ← n	•	•	Χ	•	Χ	٠	•	•	00	r	110		2	2	7	000	В
											← n →						001	С
LD r. (HL)	r ← (HL)	•	٠	Χ	•	Х	•	•	•	01	r	110		1	2	7	010	D
LD r, (IX + d)	r ← (IX + d)	•	•	Χ	٠	Χ	•	•	٠	11	011	101	DD	3	5	19	011	Ε
										01	r	110					100	Н
											← d →						101	L
LD r. (IY + d)	r ← (IY + d)	•	٠	Х	•	Х	•	•	٠	11	111	101	FD	3	5	19	111	Α
										01	r	110						
											← d →							
LD (HL), r	(HL) ← r	•	٠	Χ	•	Х	•	•	٠	01	110	r		1	2	7		
LD(IX + d), r	(IX + d) ← r	•	•	Χ	•	Χ	•	•	•	11	011	101	DD	3	5	19		
										01	110	r						
											← d →							
LD (IY + d), r	(IY + d) ← r	•	٠	Χ	•	Х	•	•	•	11	111	101	FD	3	5	19		
										01	110	r						
											← d →							
LD (HL), n	(HL) ← n	•	٠	Х	•	Х	•	•	•	00	110	110	36	2	3	10		
											- - n →							
LD (IX + d), n	(IX + d) ← n	•	٠	Х	•	X	•	•	•	11	011	101	DD	4	5	19		
										00	110	110	36					
											- d →							
											← n →							

interrupt has been detected by the CPU (provided that interrupts are enabled and BUSREQ is not active) a special interrupt processing cycle begins. This is a special fetch (M1) cycle in which IORQ becomes active rather than MREQ, as in a normal M1 cycle. In addition, this special M1 cycle is automatically extended by two WAIT states, to allow for the time required to acknowledge the interrupt request.

Mode 0 Interrupt Operation. This mode is similar to the 8080 microprocessor interrupt service procedures. The interrupting device places an instruction on the data bus. This is normally a Restart instruction, which will initiate a call to the selected one of eight restart locations in page zero of memory. Unlike the 8080, the Z80 CPU responds to the Call instruction with only one interrupt acknowledge cycle followed by two memory read cycles.

Mode 1 Interrupt Operation. Mode 1 operation is very similar to that for the NMI. The principal difference is that the Mode 1 interrupt has only one restart location, 0038H.

Mode 2 Interrupt Operation. This interrupt mode has been designed to utilize most effectively the capabilities of the Z80 microprocessor and its associated peripheral family. The interrupting peripheral device selects the starting address of the interrupt service routine. It does this by placing an 8-bit vector on the data bus during the interrupt acknowledge cycle. The CPU forms a pointer using this byte as the lower 8 bits and the contents of the I register as the upper 8 bits. This points to an entry in a table of addresses for interrupt service routines. The CPU then jumps to the routine at that address. This flexibility in selecting the interrupt service routine address allows the peripheral device to use several different types of service routines. These routines may be located at any available location in memory. Since the interrupting device supplies the low-order byte of the 2-byte vector, bit 0 (A₀) must be a zero.

Interrupt Priority (Daisy Chaining and Nested Interrupts). The interrupt priority of each peripheral device is determined by its physical location within a daisy-chain configuration. Each device in the chain has an interrupt enable input line (IEI) and an interrupt enable output line (IEO), which is fed to the next lower priority device. The first device in the daisy chain has its IEI input hardwired to a High

level. The first device has highest priority, while each succeeding device has a corresponding lower priority. This arrangement permits the CPU to select the highest priority interrupt from several simultaneously interrupting peripherals.

The interrupting device disables its IEO line to the next lower priority peripheral until it has been serviced. After servicing, its IEO line is raised, allowing lower priority peripherals to demand interrupt servicing.


The Z80 CPU will nest (queue) any pending interrupts or interrupts received while a selected peripheral is being serviced.

Interrupt Enable/Disable Operation. Two flip-flops, IFF1 and IFF2, referred to in the register description, are used to signal the CPU interrupt status. Operation of the two flip-flops is described in Table 2. For more details, refer to the Z80 CPU Technical Manual (03-0029-01) and Z80 Assembly Language Programming Manual (03-0002-01).

Table 2. State of Flip-Flops

Action	IFF ₁	IFF ₂	Comments
CPU Reset	0	0	Maskable interrupt INT disabled
DI instruction execution	0	0	Maskable interrupt INT disabled
El instruction execution	1	1	Maskable interrupt INT enabled
LD A,I instruction execution	•	•	IFF ₂ → Parity flag
LD A,R instruction execution	•	•	IFF ₂ → Parity flag
Accept NMI	0	IFF ₁	IFF ₁ → IFF ₂ (Maskable interrup INT disabled)
RETN instruction execution	IFF ₂	•	IFF ₂ → IFF ₁ at completion of an NMI service routine.

8-Bit Größenvergleicher



Logiktabelle:

	INPUT	OUTPUT
G	PO, P1 P7 QO, Q1 Q7	P≖Q
Н	× ×	Н
L	P0≠Q0, P1≠Q1 P7≠Q7	Н
L	PY≠QY	н
L	P0=Q0, P1=Q1 P7=Q7	L

Typ. Versor-

gungsstrom:

40 mA

Typ. Impuls-


Verzögerungszeit: 15 ns

11. Literatur

11.1 Hinweis auf LOOP

In unserer Zeitschrift LOOP wird regelmäßig über neue Produkte und Änderungen bzw. Verbesserungen berichtet. Es ist für Sie von großem Vorteil, LOOP zu abonnieren, denn dadurch ist sichergestellt, daß Sie auch immer über die neuesten Ingormationen verfügen.

Ein LOOP-ABO können Sie bei jeder Bestellung einfach mitbestellen. Auch auf der Kritikkarte können Sie ein LOOP-ABO ganz einfach mitbestellen.





Telefonservice Telefonservice 08 31-62 11 08 31-62 11 okazione Mittwochabend jeden Mittwochabend bis 20.00 Uhr

Graf Elektronik Systeme GmbH

Magnusstraße 13 Postfach 1610 8960 Kempten (Allgau) Telefon: (08 31) 62 11 Teletex: 831804 = GRAF

Telex: 17 831804 = GRAF Datentelefon: (08 31) 6 93 30

Verkauf:

Computervilla Ludwigstraße 18 b (bei Möbel-Krügel) 8960 Kempten-Sankt Mang Telefon: 08 31 / 6 93 00

Geschäftszeiten: GES GmbH+Verkauf Mo. - Do. 8.00 - 12.00 Uhr, 13.00 - 17.00 Uhr Freitag 8.00 - 12.00 Uhr Telefonservice

Filiale Hamburg

Ehrenbergstraße 56 2000 Hamburg 50 Telefon: (0 40) 38 81 51

Filiale München:

Georgenstraße 61 8000 München 40 Telefon: (0 89) 2 71 58 58

Öffnungszeiten der Filialen:

Montag – Freitag 10.00 – 12.00 Uhr, 13.00 – 18.00 Uhr Samstag 10.00 – 14.00 Uhr

