Baugruppe Logikanalysator LOG16

Der Logikanalysator ist zum Einsatz mit einem Z80 Computer unter CPM 2.2 vorgesehen. Zum Einsatz wird neben der Prozessorkarte mindestens BANKBOOT, ROA64, GDP64 und FLO2 benötigt.

Der Logikanalysator bietet in Verbindung mit der Software die Möglichkeit, die Signale von 16 logischen Pegeln einer zu prüfenden Schaltung mit einer Abstastrate von bis zu 10 MHz aufzuzeichnen. Dabei werden nicht wiebei einem Oszilloskop die Kurvenformen sondern lediklich die logischen Pegel "1" und "0" bzw. "HIGH" und "LOW" angezeigt.

Die Pegel an den Meßeingängen werden durch einen internen oder externen Takt gesteuert in einem Speicherbaustein abgelegt und können so von der Software abgerufen und dargestellt werden, wenn der Meßzyklus beendet ist. Der Speicher gestattet eine Aufzeichnung von 2048 Pegelzuständen. Bei einer Tahltfrequenz von 10 MHz lassen sich also nur sehr kurze Zeiträume analysieren. Daher kommt der Triggerung (Startbedingung für die Aufzeichnung) eine besondere Bedeutung zu.

Die Triggerung kann an einem bestimmten Zeitpunkt softwaregesteuert erfolgen. Außerdem kann die Software ein Bitmuster vorgeben, bei dessen Auftreten an den Messeingängen mit der Aufzeichnung begonnen wird.

Bestückungsseite

Schaltungsbeschreibung

Die Anbindung des Logiganalysators an den Prozessor findet mit 2 Portbausteinen Z80PIO statt. Über DIP-Schalter kann eine I/O Basisabresse gewählt werden. Die Baugruppe benötigt 8 aufeinanderfolgende freie I/O-Ports. Mit den Ausgängen der PIO-Bausteine wird der Meßspeicher gelesen und das Triggerwort vorgegeben. Das Triggerwort wird mit einem 8-Bit-Vergleicher 74LS688 mit den Messeingängen 8 bis 15 verglichen. Bei Gleichheit dieser Bits wird der Adresszähler bestehend aus 3 x 74LS193 gestartet. Die Ausgänge dieses 12 Bit Zählers gelangen an die 2 Speicherbausteine 6116, die zur Aufnahme der Signale dienen.

Der Takt für die Zählerkette kann entweder vom 10 MHz Taktgenerator auf der Platine oder von einem externen Taktgenerator eingespeist werden. Nach 2048 Messwerten wird mit dem höchstwertigen Ausgang der Zählerkette der Takt gesperrt. Die Startbedingung erfolgt wahlweise über den Vergleicher oder einen externen Triggereingang. Der gesamte Ablauf wird über Port B des zweiten PIO-Bausteins und diverse Gatter gesteuert.

Bauanleitung

LOG16
59 Seiten
14,8 MByte

Aus dem Inhalt
Einführung, Technische Daten, Prinzipbeschreibung, Aufbauanleitung, Testanleitung, Fehlersuchanleitung, Schaltungsbeschreibung, Anwendungsbeispiele, Diverses, Unterlagen zu den verwendeten ICs, Literatur, Schaltplan, Bestückungsplan, Layouts