Baugruppe SBC3

Die Baugruppe SBC3 ist ein Einplatinencomputer (Single Board Computer). Ein Einplatinencomputer ist ein für sich allein funktionierender Computer, dem nur noch diverse Ein/Ausgabeeinheiten fehlen um damit vernünftig arbeiten zu können. Auf der SBC3 sind CPU, Speicher und Schaltungen zur Steuerung der CPU vorhanden. Bei CP/M Betrieb ersetzt die Baugruppe SBC3 die Baugruppen BANKBOOT und CPUZ80.

Bestückungsseite

Das Bild zeigt eine vollbestückte SBC3 mit Z80H CPU, Floppy Monitor und ZEAT im ROM sowie 8 KByte statischem RAM.

Baugruppe SBC3 Bestückungsseite

Technische Daten

Spannungsversorgung: +5V 500mA
Taktversorgung: 4 MHz oder 8MHz
ROM-Bausteine: 4k, 8k, 16k oder 32k
RAM-Bausteine: 2k oder 8k
WAIT-Zyklen: getrennt für I/O und Speicher
Accuspannung: 2,4V 120mAh
RAM-Pufferung: ca. 1 Jahr
Adressbereich: 1 MByte (BANK-Logik)

Bauanleitung

SBC3 75 Seiten 10,6 MByte	Aus dem Inhalt Einführung, Technische Daten, Prinzipbeschreibung, Aufbauanleitung, Testanleitung, Fehlersuchanleitung, Schaltungsbeschreibung, Anwendungsbeispiele, Diverses, Unterlagen zu den verwendeten ICs, Literatur
SBC3 V3 76 Seiten 13,7 MByte	Aus dem Inhalt Einführung, Technische Daten, Prinzipbeschreibung, Aufbauanleitung, Testanleitung, Fehlersuchanleitung, Schaltungsbeschreibung, Anwendungsbeispiele, Diverses, Unterlagen zu den verwendeten ICs, Literatur

Bestückungsplan

Bauteilliste

In der Bauteilliste sind alle aktiven Bauelemente und Spezialbauteile gelistet.

Bauteil	Anzahl	Bezeichnung	Funktion	Datenblatt
IC9	1	Z80 CPU Z8400	Mikroprozessor
IC5,IC6	2	EPROM 27C64	8 kByte Speicherbaustein
IC7,IC8	2	RAM HM6264	8 kByte Speicherbaustein
IC3	1	SN74LS00	4 NAND-Gatter mit je 2 Eingängen
IC23	1	SN74LS01	4 NAND-Gatter mit je 2 Eingängen (Open Collector)
IC22	1	SN7404	6 Inverter
IC13	1	SN74LS04	6 Inverter
IC10	1	SN74LS32	4 ODER-Gatter mit je 2 Eingängen
IC2	1	SN74LS74	2 D-Flip-Flops mit Preset und Clear
IC1	1	SN74LS121	Monoflop mit Schmitt-Trigger-Eingang
IC15	1	SN74LS138	3-Bit Binärdekoder/Demultiplexer (3 zu 8)
IC4,IC12	2	SN74LS139	2 2-zu-4 Dekoder/Demultiplexer
IC11,IC14	2	SN74LS164	Schieberegister mit 8-Bit paralleler Ausgabe
IC16,IC18 IC19,IC20	4	SN74LS245	8 Bus-Transceiver (Tri-State)
IC21	1	SN74LS273	8-Bit D-Register mit Clear
IC17	1	SN74LS688	8-Bit Größenvergleicher

Jumpereinstellungen

JMP1 + JMP12 + JMP13 + JMP15 dienen zur Einstellung der Speicheraufteilung für verschiedene Einsatzzwecke. Hiermit lassen sich die Startadressen von ROM und RAM festlegen. Eine genaue Beschreibung findet sich in der Bauanleitung.

JMP16 dient zur Einstellung der Taktfrequenz für die CPU. Es kann zwischen 4 MHz (obere Stellung) und 8 MHz (untere Stellung) gewählt werden. Auf der Lösteite besteht eine feste Verbindung für 4 MHz, die für 8 MHz aufgekratzt werden muss.

JMP10 + JMP11 dienen zur Einstellung der WAIT-Zyklen für I/O-Zugriffe und Speicherzugriffe. WAIT-Zyklen werden nur bei Verwendung der Z80H-CPU mit 8 MHz Takt benötigt.

JMP8 dient zur Einstellung der Anzahl der WAIT-Zyklen für I/O-Zugriffe. Ohne Brücke werden keine WAIT-Zyklen erzeugt. Je nach Position der Brücke werden bei jedem Zugriff 1 bis 4 WAIT-Zyklen eingefügt. Bei I/O-Zugriffen fügt die Z80 CPU jedoch immer automatisch einen WAIT-Zyklus ein, so dass die oberste Stellung nicht sinnvoll ist.

JMP10 dient zur Einstellung der Anzahl der WAIT-Zyklen für Speicherzugriffe. Bei Verwendung der Z80H CPU mit 8 MHz können die Speicherbausteine (EPROMs, RAMs) zu langsam sein. Meist genügt 1 WAIT-Zyklus, um einen korrekten Zugriff zu gewährleisten.

JMP14 dient dazu, die WAIT-Zyklen auf den auf der Baugruppe verwendeten Speicher zu begrenzen. In der oberen Stellung werden WAIT-Zyklen bei jedem Speicherzugriff erzeugt, in der unteren Stellung nur wenn auf den Baugruppeninternen Speicher zugegriffen wird.

Die weiteren Jumper dienen zur Auswahl verschiedener Größen der Speicherbausteine. Wenn nur 8 KByte EPROMs und RAMs verwendet werden, kann die im Layout fest verdrahtete Stellung beibehalten werden. Die genaue Beschribung der Jumper befindet sich in der Bauanleitung ab Seite 20.